Unidad generadora de direcciones determinísticas
Export citation
Abstract
Actualmente los procesadores están alcanzando velocidades cada vez mas rápidas mientras que las memorias no mejoran más que en un valor meramente significativo. El procesador cada vez mas veloz es capaz de realizar operaciones en unos cuantos picosegundos, en el caso del Pentium IV, pero las memorias DRAM mas veloces tienen velocidades de entre 80 y 400 nanosegundos, como se puede apreciar la diferencia es enorme, formándose un cuello de botella, una técnica que podría ayudar a mejor el desempeño del sistema sería el prefetching que consiste en traer los datos al cache antes de que el procesador los necesite y de esta forma evitar los miss cache.
En está tesis se probó un método basado en la RPT, Reference Prediction Table, mejorando significativamente el desempeño del sistema. Se probó con las Livermore loops que son 24 Kernels de cálculo científico y son un estándar entre la comunidad científica para probar las nuevas modificaciones que se han hecho a la arquitectura de algún sistema computacional. Se mostrarán el resultados de las modificaciones hechas al cache y se podrá apreciar la mejora en el desempeño del cache.