



108-2

Dedicatoria

Dedicatoria

*A nuestros amigos y familiares,
en especial a nuestros padres,
por su apoyo incondicional.*

Dedicatoria

661A- PROYE
TK5102.5
T872

rn b1076804X

Agradecimientos

Principalmente queremos agradecer el apoyo, la fe puesta en cada uno de nosotros, la entrega mostrada hacia al proyecto y la orientación de nuestro asesor, el Dr. Francisco Javier Cuevas Ordaz, quien hizo posible la realización exitosa de este proyecto.

También deseamos agradecer a las siguientes personas:

A nuestros Sinodales, el Dr. Rogelio Bustamante Bello y el Dr. Raúl Crespo Saucedo, por tomarse el tiempo de revisar nuestro proyecto y asistir a nuestra presentación.

Al M. en C. Juan Carlos Herrera por la asesoría otorgada y el material facilitado para el estudio y manejo de VHDL.

Al MBA. José Vicente Quintanilla por la aportación de ideas y sugerencias al plan de trabajo para sacar adelante el proyecto.

A la Lic. Paola Quezada por la asesoría brindada en la elaboración del poster.

Y finalmente agradecemos al Departamento de Electrónica por mostrar especial interés en el desarrollo de los turbo códigos en México para el manejo de información.

Agradecimientos

Índice

Introducción General	1
Capítulo 1: El sistema de comunicación digital	
1.1 Introducción	3
1.2 Sistema de comunicación digital	3
1.3 Eficiencia de un sistema de transmisión	8
1.4 Límite de Shannon	8
1.5 Conclusión	8
Capítulo 2: Códigos en bloque, códigos producto y decodificación iterativa	
2.1 Introducción	9
2.2 Códigos en bloques	10
2.3 Decodificación binaria de códigos BCH	13
2.4 Decodificación ponderada de códigos BCH	14
2.5 Códigos producto	15
2.6 El desempeño del decodificador	22
2.7 Conclusiones	22
Capítulo 3: Códigos en bloque, códigos producto y decodificación iterativa	
3.1 Introducción	25
3.2 El código BCH extendido (32,26,4)	25
3.3 Decodificación del código producto BCH $(32,26,4) \otimes (32,26,4)$	26
3.4 Conclusiones	42
Resultados	45
Conclusiones	47
Anexo	49
Referencias	97

Índice

Introducción

En 1993, C. Berrou introdujo el concepto de turbo códigos como una clase de códigos correctores de errores elaborados a partir de la concatenación paralela de dos códigos convolutivos codificados mediante un proceso iterativo, este principio es conocido como turbo código convolutivo. El desempeño de estos códigos en condiciones ideales de codificación se aproxima al límite teórico de Shannon, el cual es el principio en que se basa toda la teoría moderna de códigos correctores de errores. Estos resultados provocaron el interés en el mundo entero debido a sus diversas aplicaciones en los sistemas de comunicación digital.

R. Pyndiah, propuso en 1994 el concepto de turbo códigos en bloques como una alternativa a los turbo códigos convolutivos. El esquema de codificación se basa en la concatenación en serie de códigos en bloques. El algoritmo de decodificación está basado en un proceso iterativo utilizando decodificadores elementales a entradas y salidas ponderadas. El desempeño de este algoritmo de decodificación es comparable al de los turbo código convolutivos.

El objetivo de este proyecto es el estudio de los turbo códigos en bloques y la decodificación del código producto utilizando un código BCH extendido (por sus autores R.C. Bose, K.R. Chaudhuri, A. Hocquenghem). Se presentará el diseño digital de un decodificador elemental en VHDL (Very high speed integrated circuit Hardware Descriptive Language), dividido en tres bloques principales: Recepción, tratamiento y emisión. Este decodificador elemental recibirá una matriz de ponderación correspondiente a los 32 bits de un renglón o columna del código producto, dentro de los cuales se incluyen 4 bits de redundancia y uno de paridad, esta matriz se procesará con el fin de corregir un bit de esta secuencia de bits recibidos.

En los capítulos siguientes se presentan algunas características de la teoría de la información y se analiza la estructura de una cadena de comunicación digital así como las bases de su funcionamiento para ubicar el área de desarrollo del proyecto. Posteriormente se examina la construcción de un código producto, se habla del vector llamado síndrome enfatizando su papel en la ubicación del error en la matriz y se finaliza con los algoritmos matemáticos que justifican esta decodificación.

También, se estudiará la arquitectura de la decodificación de un código producto construido a partir de dos códigos BCH extendidos (32,26,4) para la corrección de un error y se estudiara el decodificador elemental o unidad de tratamiento bloque por bloque.

Introducción

Capítulo 1

El sistema de comunicación digital

1.1 Introducción

Para entender la naturaleza del proyecto, en este capítulo se describe el funcionamiento básico de un sistema de comunicación digital así como los elementos que lo componen. Esta explicación facilita el entendimiento general del proceso de transmisión y recepción de datos para posteriormente profundizar en las etapas donde se sitúa el proyecto.

1.2 Sistema de comunicación digital

Los sistemas de comunicación están diseñados para enviar mensajes o información de una fuente emisora hacia uno o más destinatarios. El propósito de un sistema digital de comunicación es transmitir información de manera íntegra a pesar de las perturbaciones. En general, un sistema de comunicación puede ser representado por un diagrama a bloques como el mostrado en la figura 1.1, compuesto por fuente de información, codificador, modulador, canal, demodulador, decodificador y receptor de información.




Figura 1.1 Cadena de transmisión digital

1.2.1 Fuente de información

En los sistemas de transmisión digital, la fuente puede ser tanto analógica como digital. Las señales digitales, emitidas por una computadora, se pueden transmitir directamente, sin embargo existen otro tipo de señales como la voz y las imágenes, donde la señal analógica requiere de un transductor. En el caso de información analógica, se debe discretizar (muestrear y cuantizar) para poder transmitir la señal. Cualquier fuente de información está descrita en términos probabilísticos.

1.2.2 Codificador de fuente

En un sistema digital los mensajes producidos por la fuente son convertidos en secuencia de dígitos binarios. Idealmente, se desea representar la salida de la fuente con la menor cantidad de dígitos binarios posible, esto es, tener una representación eficiente de la información proveniente de la fuente con poca o nula redundancia. Una consideración importante al codificar la información proveniente de la fuente es que hay datos que se pierden al discretizar, esto reduce la precisión de los datos.

El proceso de discretización es realizado por el codificador de fuente, también llamado compresor de datos. Debido a la manipulación de bits en el codificador, el intervalo entre emisión de datos aumenta, lo que provoca que la tasa de transmisión sea menor en el codificador que en la fuente.

1.2.3 Codificador de control de errores

El propósito del codificador de canal, o codificador de control de errores, es introducir redundancia en la secuencia de información binaria proveniente del codificador de fuente que pueda ser utilizada posteriormente por el receptor para traspasar los efectos de ruido e interferencia encontrados en la transmisión de la señal a través del canal. La redundancia sirve para incrementar la confiabilidad de la información transmitida. Existen diferentes maneras de codificar una secuencia binaria entre las que se encuentran la repetición y el mapeo. La cantidad de redundancia introducida por el codificador se mide como tasa de rendimiento o tasa de codificación.

El esquema básico de detección de errores puede detectarlos, pero no corregirlos. A medida que se aumentan bits de redundancia, la detección de errores mejora. Desafortunadamente, el aumento de bits de redundancia resulta en la disminución de tasa de transmisión y por lo tanto se

puede convertir en una técnica poco eficaz. Por ello se han desarrollado códigos más sofisticados que permiten la transmisión de información con una pequeña tasa de error binario (TEB), por ejemplo los códigos de Bloques, códigos Hamming, códigos Reed-Solomon y códigos Convolutivos. El proyecto se desarrolla con códigos en Bloques, donde la tasa de rendimiento está dada por el número de bits de información divididos por la longitud de la palabra, conformada por los bits de información y los bits de redundancia.

1.2.4 Modulador

La secuencia binaria a la salida del codificador de control de errores llega al modulador, el cual sirve como interfaz hacia el canal de comunicación. El modulador modifica las características de la señal de onda, como fase, amplitud y frecuencia para representar las secuencias de información binaria. Es posible modular cada 1 y 0 como una forma de onda diferente o bien, modular una cierta cantidad de bits de información b al mismo tiempo utilizando $M=2^b$ formas de onda distintas para cada una de las posibles secuencias de b bits. Cuando la tasa de transmisión del canal es fija, el intervalo de tiempo disponible para transmitir una de las M formas de onda es b veces el periodo de bit en un sistema que utiliza modulación binaria.

1.2.5 Canal

El canal de comunicación es el medio físico usado para enviar la señal desde el transmisor hasta el receptor. Este puede ser la atmósfera (espacio libre), cables o fibras ópticas, por mencionar algunos.

En general un canal puede ser considerado cualquier medio físico para la transmisión de una señal, la característica esencial es que la señal transmitida es alterada de manera aleatoria por una serie de eventos. La forma más común de degradación de una señal proviene del ruido aditivo generado a la llegada del receptor donde se tienen amplificaciones de señal. Este tipo de ruido es comúnmente llamado ruido térmico.

Los sistemas inalámbricos tienen además degradación a causa del ruido generado por el humano así como ruido atmosférico tomado por la antena receptora. La interferencia con otros usuarios del canal es otra forma de ruido aditivo que se presenta tanto en sistemas cableados como inalámbricos. En sistemas de radio que utilizan el canal ionosférico para largas distancias y transmisiones de radio de onda corta, se tiene además una degradación de la señal debido a la propagación multirayectoria. Dicha distorsión se considera no aditiva y se manifiesta como variaciones de tiempo en la amplitud de la señal, es decir, un desfasamiento a la llegada de las

ondas como interferencia de edificios y objetos sólidos. Tanto las distorsiones aditivas como las no aditivas se caracterizan por ser fenómenos aleatorios descritos en términos estadísticos. El efecto de estas distorsiones en la señal debe ser tomado en cuenta en el diseño de sistemas de comunicación.

El diseñador de un sistema de comunicación trabaja con modelos matemáticos que caracterizan estadísticamente la distorsión de la señal encontrada en los canales físicos. Normalmente, la descripción estadística usada en un modelo matemático es el resultado de mediciones empíricas obtenidas de experimentos donde se involucra la transmisión de señales sobre dichos canales. En estos casos, existe una justificación física para el modelo matemático usado en el diseño. También, en el diseño de algunos sistemas de comunicación, las características estadísticas del canal pueden variar significativamente con el tiempo lo que obliga a diseñar sistemas robustos ante tal variedad de distorsiones.

1.2.5.1 Canal a ruido aditivo blanco Gaussiano (AWGN)

El canal Gaussiano se define por una entrada binaria X y una salida Y que hace referencia a la entrada alterada por el ruido Z , el cual determina el desempeño del canal de transmisión como se muestra en la figura 1.2.




Figura 1.2 Esquema de Canal AWGN

El canal AWGN está definido por una probabilidad de transmisión dada por la ecuación 1.1.

$$P(y/X_k = x_i) = \frac{1}{\sigma\sqrt{2\pi}} e^{-\frac{(y-x_i)^2}{2\sigma^2}} \quad 1.1$$

La varianza σ^2 correspondiente es función de la razón señal a ruido, definida por la ecuación 1.2

$$\sigma^2 = \frac{1}{2} \left(\frac{E_b}{N_o} \right)^{-1} \quad 1.2$$

Donde E_b es la energía promedio utilizada para transmitir un símbolo binario y N_o es la densidad espectral de potencia monolateral de ruido aditivo.

1.2.6 Demodulador

El demodulador procesa la forma de onda transmitida y alterada por el canal, asignando a cada forma de onda un número que representa un estimado del símbolo transmitido. Por ejemplo, cuando se tiene modulación binaria, el demodulador procesa la forma de onda recibida y decide si fue transmitido un 1 ó 0. En el ejemplo anterior, se dice que el demodulador toma una decisión binaria. Otra alternativa es que el demodulador tome una decisión ternaria, es decir, decide si el bit transmitido es 0,1 o no toma decisión alguna dependiendo de la calidad aparente de la señal recibida.

1.2.7 Decodificador de control de errores

Usando la redundancia en la información transmitida, el decodificador de control de errores intenta llenar las posiciones donde no se obtuvo el bit deseado. Si vemos el proceso de decisión del demodulador como una forma de cuantización, observamos que la decisión binaria y ternaria son casos especiales de un demodulador que cuantiza a Q niveles, donde Q es mayor o igual a 2. En general, si el sistema de comunicación digital emplea una modulación M -aria donde se tienen M posibles símbolos para transmitir, cada uno correspondiendo a $b = \log_2(M)$ bits, el demodulador tomará una decisión Q -aria donde Q es mayor o igual a M . Teniendo redundancia en el sistema la salida Q -aria del demodulador alimenta cada b/R segundos el decodificador de control de errores, quien reconstruye la secuencia de información original a partir del conocimiento del código empleado por el codificador de control de errores y la redundancia contenida en la información recibida.

1.2.8 Decodificador de fuente

El decodificador de fuente recibe la secuencia de salida compresa del decodificador de control de errores y, mediante el conocimiento del método de codificación del codificador de fuente, recupera la señal original de la fuente. Debido a los errores de decodificación de canal y las

posibles distorsiones introducidas por el codificador de fuente, la señal a la salida del decodificador de fuente es una aproximación de la salida de la fuente original.

1.3 Eficiencia de un sistema de transmisión

La calidad de la transmisión depende de la probabilidad de errores por elemento binario transmitido. La eficacia de un código corrector de errores se mide comparando las curvas de probabilidad obtenidas respectivamente a la salida del decodificador de canal y sobre el canal en ausencia de codificación. La diferencia entre las razones señal a ruido necesarias para lograr una probabilidad de error deseada es llamada ganancia de codificación dada en decibeles. Estas mediciones se realizan después de la codificación y a la salida del canal en ausencia de decodificación.

1.4 Límite de Shannon

C.E.Shannon publicó en 1948 un trabajo en donde se relaciona la capacidad de información de un canal de comunicaciones con el ancho de banda y la relación señal a ruido. La ecuación matemática que define este límite está dada por la fórmula 1.3

$$C = B \log_2 \left(1 + \frac{S}{N} \right) \quad 1.3$$

Donde C es la capacidad de información expresada en bits por segundo, B la amplitud de banda expresada en Hertz y $\left(\frac{S}{N} \right)$ la relación de potencias de señal a ruido.

Para entender este límite, se sabe que para la forma de acercarse a él es usar sistemas digitales con más de dos condiciones o símbolos de salida, lo que aumenta la rapidez de transmisión de información sobre el canal.

1.5 Conclusión

En este capítulo se explicó la manera en la que la información viaja desde transmisor hasta receptor. En resumen, la finalidad de un sistema de comunicación digital es la transmisión se realice con la mayor fidelidad posible a pesar de los errores adquiridos en el canal.

Capítulo 2

Códigos en bloque, códigos producto y decodificación iterativa

2.1 Introducción

En este capítulo se habla de la teoría de códigos en bloques definiendo longitud, dimensión, palabras de código, rendimiento, distancia mínima de Hamming y algunas propiedades principales.

También, se define el concepto de polinomio generador y el polinomio verificador de paridad para así abordar la forma sistemática de un código cíclico del cual también se dan definiciones y propiedades. En seguida, se describen los códigos BCH binarios dando su definición y características.

Posteriormente, se analizan los algoritmos de decodificación utilizados en este proyecto: decodificación óptima, decodificación por síndrome y decodificación algebraica, para esta última se aborda el método directo de Peterson que determina los coeficientes del polinomio localizador de errores, lo que a su vez hace necesario estudiar el algoritmo de Chien para encontrar raíces de un polinomio.

Más adelante se explican los códigos producto, su construcción y propiedades. Posteriormente se habla de los algoritmos de Chase y de Pyndiah, para finalizar el capítulo explicando el principio de turbo decodificación, su desempeño.

2.2 Códigos en bloques

2.2.1 Códigos en bloques lineales

Un código en bloques lineal está constituido por una cadena de bits de longitud n , donde la información a transmitir viene contenida en los primeros k símbolos y $n-k$ representa la redundancia o bits de control, siendo siempre $n>k$. En un bloque de k bits de información hay 2^k palabras de código. Los parámetros (n,k,d) definen completamente el código, siendo n la longitud de palabra de código, k la dimensión del mensaje, $n-k$ los bits de redundancia, d la distancia mínima de Hamming, t el número máximo de bits a corregir y k/n el rendimiento del código.

La linealidad de códigos se puede demostrar si se analizan 2 palabras del código \mathbf{C} (\mathbf{C}_1 y \mathbf{C}_2). La suma de la codificación de las palabras deberá ser igual a la codificación de la suma de las mismas, es decir, teniendo 2 mensajes \mathbf{M}_1 y \mathbf{M}_2 podemos decir que el código es lineal sólo si se cumple con todas las condiciones expresadas en las ecuaciones 2.1 a 2.3.

$$\mathbf{C}_1 = f(\mathbf{M}_1) \quad 2.1$$

$$\mathbf{C}_2 = f(\mathbf{M}_2) \quad 2.2$$

$$\mathbf{C}_3 = f(\mathbf{M}_1 + \mathbf{M}_2) = f(\mathbf{M}_1) + f(\mathbf{M}_2) = \mathbf{C}_1 + \mathbf{C}_2 \quad 2.3$$

Es importante mencionar que en este subespacio vectorial, la suma corresponde a la función o exclusiva.

A partir de esta propiedad se puede generar un código en bloque del mensaje \mathbf{M} multiplicando este por la matriz generadora \mathbf{G} de k columnas y n renglones como muestra la ecuación 2.4.

$$\mathbf{C} = \mathbf{MG} \quad 2.4$$

Con la finalidad de tener un código sistemático es necesario que la matriz generadora se construya a partir de la concatenación de la matriz identidad cuadrada de dimensión k y la matriz de paridad \mathbf{A} , siendo esta última de k líneas y $n-k$ columnas como se muestra en la ecuación 2.5. Con esto, se logra que los elementos del mensaje \mathbf{M} sean los primeros k elementos del código \mathbf{C} .

$$\mathbf{G} = [[\mathbf{I}_{d_k}] | \mathbf{A}] \quad 2.5$$

A todo código lineal se le asocia una matriz \mathbf{H} no nula definida como $\mathbf{H} = [[\mathbf{A}]^t [\mathbf{I}_{d_k}]]$ llamada matriz de control de paridad de $n-k$ renglones y n columnas, la cual se utiliza para obtener el

síndrome de error \mathbf{S} , el cual detecta errores de transmisión. La ecuación 2.6 define el síndrome a partir de las matrices y vectores ya mencionados.

$$\mathbf{S} = \mathbf{C}[\mathbf{H}]' = \mathbf{M}[\mathbf{G} \mathbf{I} \mathbf{H}]' = 0 \quad 2.6$$

Como resultado se obtiene el vector \mathbf{S} con dimensión $n-k$. Al ser \mathbf{S} igual a cero, esto indica que no existieron errores en la transmisión de datos. La condición para que \mathbf{S} sea cero está dada por la ecuación 2.7.

$$[\mathbf{H} \mathbf{I} \mathbf{G}]' = [\mathbf{G} \mathbf{I} \mathbf{H}]' = 0 \quad 2.7$$

La distancia mínima de Hamming es una característica importante de un código, esta muestra el número mínimo de símbolos diferentes que debe haber entre 2 palabras de código para poder definir el poder de corrección t . El poder de corrección se obtiene a partir de la parte entera de la ecuación 2.8.

$$t = \left\lfloor \frac{(d_{\min} - 1)}{2} \right\rfloor \quad 2.8$$

2.2.2 Códigos cíclicos

Un código \mathbf{C} es cíclico si se cumple que cualquier vector dentro de este código al ser rotado se convierte en otro vector de dicho código.

Los códigos cíclicos utilizan una representación polinomial, por lo que el mensaje \mathbf{M} se convierte en el polinomio $M(x)$ de grado $k-1$ y la palabra de código \mathbf{C} en $C(x)$ de grado $n-1$ o menor. Para obtener el polinomio $C(x)$ es necesario multiplicar el polinomio $M(x)$ por el polinomio generador $g(x)$, este último de grado $n-k$, no nulo y divisor de $x^n - 1$.

También, se forma el polinomio verificador de paridad o polinomio de control de código $h(x)$ definido por la ecuación 2.9.

$$x^n - 1 = g(x) \cdot h(x) \quad 2.9$$

La codificación sistemática separa los bits de información de los bits de redundancia. Para realizar dicha codificación se multiplica el mensaje $M(x)$ por x^{n-k} , se calcula $B(x)$ como el resto de dividir $x^{n-k}M(x)$ entre $g(x)$ y finalmente se concatena $B(x)$ con $M(x)x^{n-k}$.

2.2.3 Códigos BCH

Los códigos BCH dan una manera sistemática de construir códigos cíclicos con un gran poder de corrección de al menos t errores en un bloque de n símbolos codificados utilizando un algoritmo de decodificación simple.

Se puede precisar un código BCH en términos de su polinomio generador $g(x)$. Los parámetros principales de este tipo de códigos vienen definidos por las ecuaciones 2.9 a 2.13.

$$n = 2^m - 1 \quad 2.9$$

$$k \geq 2^m - 1 - mt \quad 2.10$$

$$n - k \leq mt \quad 2.11$$

$$d_{\min} \geq 2t + 1 \quad 2.12$$

$$t < \frac{n}{2} \quad 2.13$$

En el caso de los códigos BCH se trabaja con un polinomio primitivo irreducible de grado m , del cual se pueden obtener sus elementos no nulos al sustituir la variable x por α . Estos últimos se construyen a partir de despejar el término α^{m-1} del polinomio primitivo igualado a cero, reduciendo así los términos de grado mayor a α^{m-1} . A partir de esto, se pueden conseguir los $2^m - 1$ elementos no nulos del subespacio vectorial perteneciente al polinomio primitivo.

Conociendo el polinomio primitivo despejado como $\alpha^{m-1} = a_{m-2}\alpha^{m-2} + a_{m-3}\alpha^{m-3} + \dots + a_1\alpha^1 + a_0$ y recordando que a_i sólo puede tener valores de uno o cero, entonces los elementos primitivos se construyen de la siguiente manera:

$$\alpha^0 = 1$$

$$\alpha^1 = \alpha$$

\vdots

$$\alpha^{m-1} = a_{m-2}\alpha^{m-2} + a_{m-3}\alpha^{m-3} + \dots + a_1\alpha^1 + a_0$$

$$\alpha^m = (a_{m-2}\alpha^{m-2} + a_{m-3}\alpha^{m-3} + \dots + a_1\alpha^1 + a_0)\alpha$$

\vdots

$$\alpha^{2^m - 1} = 1$$

2.3 Decodificación binaria de códigos BCH

Un proceso de decodificación debe encontrar los errores en las palabras recibidas y corregirlos. Para la decodificación de códigos BCH se considera que $C(x)$ es la palabra emitida sobre un canal binario simétrico, $R(x)$ la palabra recibida y $E(x)$ el polinomio de errores, cuya relación se establece en la ecuación 2.14.

$$R(x) = C(x) + E(x) \quad 2.14$$

Si $E(x)$ es igual a cero, entonces no se presentan errores; en caso contrario, la posición de coeficiente existente da la posición del error en la palabra recibida.

2.3.1 Decodificación óptima

Este método de decodificación se basa en la comparación de la palabra recibida R con cada una de las 2^k palabras de código, seleccionando la palabra con la distancia de Hamming más pequeña entre ellas. El número de comparaciones crece de manera exponencial a medida que k aumenta, lo que hace que este método sea útil sólo cuando k es pequeña.

2.3.2 Decodificación por síndrome

La decodificación por síndrome tiene el mismo principio que el método óptimo. El síndrome $S(C)$ es un vector de dimensión $n-k$ llamado el síndrome de C . En este caso, en lugar de efectuar 2^k comparaciones, se realizan únicamente 2^{n-k} .

Como se mencionó anteriormente, si $C(X)$ es una palabra del código C entonces el síndrome $S(C(x))$ es igual a cero. En caso de recibir una palabra de código con error llamada $R(x)$, entonces se obtiene el síndrome de $R(x)$ mediante la ecuación 2.15.

$$S(R(x)) = S(C(x) + E(x)) \quad 2.15$$

Aplicando las propiedades de linealidad se puede separar los síndromes (ecuación 2.16).

$$S(R(x)) = S(C(x)) + S(E(x)) \quad 2.16$$

Ya que el síndrome de la palabra de código es cero, finalmente se tiene que el síndrome del mensaje recibido es igual al síndrome del error (ecuación 2.17).

$$S(R(x)) = S(E(x)) \quad 2.17$$

Esto último indica la posición del error en la palabra recibida.

2.3.3 Decodificación algebraica

Para realizar la decodificación algebraica es necesario conocer el polinomio del síndrome $S(x)$, el polinomio localizador de errores $\sigma(x)$ y el polinomio evaluador de errores $\omega(x)$. La relación entre estos está dada por la ecuación 2.18

$$\sigma(x)S(x) = \omega(x)[x^{2t}] \quad 2.18$$

Considerando que el grado de $\sigma(x)$ es igual al número de errores en la secuencia recibida cuyo máximo posible valor es t .

Las etapas de decodificación algebraica se resumen de la siguiente manera:

1. Calculo del síndrome S
2. Calculo de $\sigma(x) = 1 + \sigma_1x + \sigma_2x^2 + \dots + \sigma_tx^t$
3. Búsqueda de las raíces de $\sigma(x)$

Como se mencionó anteriormente, el síndrome se define como el residuo de la división entre la palabra recibida y el polinomio generador.

2.4 Decodificación ponderada de códigos BCH.

La decodificación binaria de los códigos BCH es una técnica cuya principal ventaja es su poca complejidad, sin embargo, el desempeño de este tipo de decodificación se encuentra por debajo de lo óptimo. Ella consiste en la recepción de datos binarios mediante el monitoreo del canal, es decir, las muestras son recibidas en 2 niveles y la decodificación consiste en encontrar la palabra de código con distancia menor de Hamming.

Una alternativa con mejor desempeño es la decodificación ponderada, la cual ocupa mayor cantidad de información de las muestras recibidas del canal.

2.5 Códigos producto

A continuación se describen los códigos producto y su algoritmo iterativo de decodificación propuesto por R. Pyndiah.

2.5.1 Principio de códigos producto y sus propiedades

Los códigos producto fueron introducidos por P.Elias y se construyen mediante la concatenación en serie de 2 o más códigos en bloques lineales clásicos, esto permite tener una distancia de Hamming mayor. Si se consideran 2 códigos en bloques elementales C_1 y C_2 caracterizados por los parámetros (n_1, k_1, d_1) y (n_2, k_2, d_2) donde n_i es la longitud del código, k_i la longitud del mensaje y d_i la distancia mínima de Hamming de cada código.

El código producto $C = C_1 \otimes C_2$ se presenta en forma de matriz $[C]$ con n_1 líneas y n_2 columnas donde la información binaria forma una submatriz $[M]$ de k_1 líneas y k_2 columnas; cada una de las k_2 columnas de $[M]$ es codificada por el código C_1 , siendo posteriormente codificada cada una de las n_1 líneas de la matriz de $n_1 \times k_2$ mediante el código C_2 . Los parámetros del código producto resultante son (n, k, d) donde $n=n_1 \times n_2$, $k=k_1 \times k_2$ y $d=d_1 \times d_2$. El rendimiento del código producto es igual al producto de los rendimientos de los códigos C_1 y C_2 .

Una propiedad importante de estos códigos es, si las n_2 columnas de una palabra de código $[C]$ son (por construcción) palabras de código C_1 , entonces las n_1 líneas de $[C]$ son palabras del código C_2 . Si a un código en bloques se le agrega un bit de paridad se crea un código BCH extendido. Al tomar 2 códigos en bloques extendidos, la distancia mínima del código producto correspondiente aumenta sin una modificación importante del rendimiento.

En la figura 2.1 se ilustra el principio de codificación de un código producto.




Figura 2.1 Codificación de un código producto

Donde:

- [M] es la matriz de información
- [P1] es la matriz de redundancia de las k_2 columnas
- [P2] es la matriz de redundancia de las k_1 columnas
- [P12] es la matriz de redundancia de [P1] y [P2]

Realizar una decodificación directa de un código producto se vuelve un proceso complejo, por ello se sigue el principio “turbo” en el que se efectúa una decodificación iterativa de líneas y columnas. Con el fin de esperar desempeños óptimos se utiliza la decodificación ponderada.

2.5.2 Decodificación de entradas ponderadas: Algoritmo de Chase

El decodificador utiliza un algoritmo a entradas ponderadas para mejorar el procesos de turbo decodificación. En los últimos años se han venido desarrollando diversos algoritmos para esta decodificación ponderada, llegando a la conclusión de que los algoritmos de Chase tienen el mejor desempeño.

Chase propuso 3 algoritmos que permiten minimizar la probabilidad de error por palabra codificada basados en el criterio de maximización de verosimilitud a posteriori (MVP). La decodificación MVP consiste en revisar todas las 2^k palabras de código, esta revisión se ve optimizada de un algoritmo a otro reduciendo el número de comparaciones.

El primer algoritmo da mejores resultados pero el requiere de un número considerable de secuencias de prueba. Este algoritmo toma en cuenta todas las palabras de código con una distancia menor a $d-1$ en comparación con la palabra de observación. El inconveniente de este algoritmo es que a medida que n y d aumentan, el número de secuencias de prueba crece debido a que esto está dado por la ecuación 2.19.

$$C_n^{\lfloor d/2 \rfloor} = \frac{n!}{(d/2)!(n-(d/2))!} \quad 2.19$$

El segundo algoritmo de Chase consiste en, dada una palabra recibida \mathbf{R} , se realiza una búsqueda de los $\lfloor d/2 \rfloor$ símbolos menos confiables para formar $2^{\lfloor d/2 \rfloor}$ secuencias de prueba. Este algoritmo tiene una mejor proporción entre complejidad y desempeño.

El tercer algoritmo de Chase es similar al segundo, únicamente se reduce el número de secuencias de prueba a $\lfloor (d/2) + 1 \rfloor$.

Considerando que $\mathbf{E}=[e_1, e_2, \dots, e_n]$ es la palabra de código emitido con $e_i = \pm 1$. A la salida del canal de transmisión se tiene el vector de observación $\mathbf{R}=[r_1, r_2, \dots, r_n]$ que forma la palabra binaria por monitoreo de componentes $\mathbf{Y}=[y_1, y_2, \dots, y_n]$ donde $y_i = \text{signo}(r_i)$.

El algoritmo escoge un subconjunto de palabras de código para aplicar la decodificación MVP. Se hace la búsqueda de palabras de código dentro de una esfera de centro \mathbf{Y} y radio $d-1$ donde d es la distancia mínima del código. Dentro de esta esfera hay por lo menos una palabra de código. Para encontrar las palabras de código C_i dentro de la esfera se forman las secuencias de prueba \mathbf{T}^i con $1 \leq i \leq 2^{\lfloor d/2 \rfloor}$ para generar los vectores de prueba $\mathbf{Y}^i = \mathbf{Y} \oplus \mathbf{T}^i$ donde \mathbf{T}^i son vectores binarios de longitud n con pesos de Hamming inferior o igual a $\lfloor d/2 \rfloor$.

Al final de la decodificación se debe decidir la palabra de código \mathbf{D} que se encuentra a distancia mínima del vector \mathbf{R} . Esto se hace comparando las probabilidades de cada palabra de código y sus distancias con respecto al vector de observación. Finalmente se obtiene del algoritmo la palabra de código \mathbf{C}' más probable emitida por un vector de entrada \mathbf{R} de datos ponderados.

Los algoritmos 2 y 3 toman en cuenta la información de confiabilidad de los símbolos recibidos para calcular las secuencias de prueba \mathbf{T}^i . La componente r_j del vector de observación está dada por la confiabilidad del símbolo e_j , esto hace posible esperar desempeños óptimos.

La confiabilidad de cada símbolo de la palabra emitida es calculada mediante el logaritmo de la razón de la probabilidad de que el símbolo que se emitió sea +1 dado un símbolo recibido sobre la probabilidad de que se haya emitido un -1 dado el símbolo que se recibió. A este logaritmo se le llama LRV (logaritmo de relación de verosimilitud) y su valor absoluto mide la confiabilidad del símbolo recibido.

2.5.3 Decodificación a salidas ponderadas: Algoritmo de Pyndiah

El algoritmo de Pyndiah es la segunda parte del algoritmo de decodificación, este realiza una decodificación a salida ponderada. Para la decodificación iterativa de códigos producto, R. Pyndiah propuso un algoritmo iterativo a entradas y salidas ponderadas. La decisión óptima $\mathbf{D} = [d_1, \dots, d_j, \dots, d_n]$ que se encuentra a distancia mínima del conjunto de palabras de código es dada por el algoritmo de Chase. El algoritmo de Pyndiah, mide la confiabilidad de cada símbolo de \mathbf{D} utilizando el logaritmo LRV.

La suma de las muestras a la entrada del decodificador \mathbf{R} y la información que da el decodificador \mathbf{W} , llamada información extrínseca y depende directamente de \mathbf{R} , proporciona el vector \mathbf{R}' como se muestra en la ecuación 2.20.

$$\mathbf{R}' = \mathbf{R} + \mathbf{W} \quad 2.20$$

La información extrínseca juega un papel muy importante en el funcionamiento óptimo de un turbo decodificador. Esta información mejora la decisión del decodificador ya que, cuando el proceso de decodificación es iterado, esta cantidad permite a cada nueva iteración mejorar el desempeño en términos de la tasa de errores binarios. Para la k -ésima decodificación elemental, la información extrínseca se produce por la decodificación precedente. La ecuación 2.21 representa la k -ésima decodificación.

$$r_j^k = r_j + \alpha^k \times w_j^{k-1} \quad 2.21$$

En la ecuación 2.21, α^k representa el coeficiente de ponderación, función de la semi-iteración en curso, y r_j la información recibida por el canal de transmisión.

Otra forma de representar r_j' a partir de la decisión optima \mathbf{D} , el vector de observación \mathbf{R} y la palabra concursante \mathbf{C} para cada símbolo de la decisión d_j , está dada por la ecuación 2.22.

$$r_j' = \left(\frac{|R - C|^2 - |R - D|^2}{4} \right) d_j \quad 2.22$$

Con lo que la información extrínseca se puede expresar con la ecuación 2.23.

$$r_j = \left(\frac{|R - C|^2 - |R - D|^2}{4} \right) d_j - r_j' \quad 2.23$$

En caso de que el algoritmo de Chase no permita encontrar la palabra de código **C** para la decisión d_j , el cálculo se hace con las ecuaciones 2.24 y 2.25.

$$r_j' = \beta d_j \quad 2.24$$

$$r_j = \beta d_j - r_j' \quad 2.25$$

La constante β al igual que la constante $\left(\frac{|R - C|^2 - |R - D|^2}{4} \right)$ es siempre positiva, juega un papel importante en el desempeño del algoritmo y depende de la semi-iteración en curso, la razón señal a ruido, el código elemental y la modulación utilizada. En caso de tener una β variable se logra que la decodificación se acerque 0.15 dB al límite teórico de Shannon para una cierta decodificación.

2.5.4 Decodificación iterativa de códigos producto a entrada y salidas ponderadas

La turbo decodificación de códigos producto es un algoritmo iterativo. El principio consiste en efectuar una decodificación de líneas (o columnas) seguida de una decodificación de columnas (o líneas). La decodificación del conjunto de líneas o columnas corresponde a una semi-iteración efectuada por el decodificador elemental a entradas y salidas ponderadas. El proceso iterativo de decodificación se muestra en la figura 2.2.




Figura 2.2 Proceso iterativo de decodificación

La decodificación iterativa consiste en colocar los decodificadores elementales en cascada. La figura 2.3 muestra el intercambio de información de una semi-iteración a otra, donde un vector representa una línea o columna del código producto.




Figura 2.3 Intercambio de información entre semi-iteraciones

Esta decodificación elemental cuenta con dos entradas y dos salidas. La entrada $[W]_{k-1}$ recibe la matriz de información extrínseca que viene de la decodificación anterior (que es igual a cero para

la primera decodificación). La entrada $[R]$ recibe la matriz que contiene el LRV proveniente de la salida del canal de transmisión. El decodificador hace la decodificación a entradas y salidas ponderadas de columnas o líneas de la matriz.

A la salida se obtiene la nueva matriz de información extrínseca llamada $[W]_k$ obtenida por la diferencia entre la salida ponderada y la entrada ponderada, además del vector $[R]$ de entrada retardado.

Una forma de ver la secuencia de decodificación utilizando el algoritmo de Chase y calculando la información extrínseca viene dado por las ecuaciones 2.26 a 2.28.

$$[R']_1 = [R] + \alpha_1 [W]_0 \quad 2.26$$

$$[R']_2 = [R] + \alpha_2 [W]_1 \quad 2.27$$

⋮

$$[R']_l = [R] + \alpha_l [W]_{l-1} \quad 2.28$$

$[W]_{l-1}$ es la salida de la codificación elemental número ($l-1$). El coeficiente α_l evoluciona de una iteración a otra siendo cada vez optimizado, en la primera iteración su valor es cero, pero crece con cada nueva iteración. La información extrínseca es poco confiable en las primeras iteraciones pero el coeficiente α_l se utiliza para ajustar su influencia.

2.5.5 Algoritmo de decodificación de códigos producto

Las etapas del algoritmo de decodificación son:

1. Localización de la posición de los ρ símbolos binarios menos fiables de R' ; llamados I_1, I_2, \dots, I_ρ .
2. Generación de secuencias de prueba T^Q $Q \in \{1, \dots, \tau\}$, las cuales son combinaciones de los vectores de prueba elementales T^i con “1” en la posición I_j y “0” en las demás posiciones.
3. Para cada vector de prueba T^Q , calculamos $Y^Q = T^Q \oplus R_i$
4. Decodificación binaria de cada vector de prueba.
5. Cálculo de los parámetros de cada uno de los vectores de prueba y elección del vector elegido y demás vectores necesarios.
6. Cálculo de la nueva confiabilidad para cada uno de los símbolos de la palabra elegida.
7. Cálculo de información extrínseca.
8. Suma con la palabra recibida del canal.

2.6 El desempeño del decodificador

Para comparar los desempeños de dos o más turbo códigos en bloques es necesario conservar los mismos parámetros de simulación. Algunos de los parámetros que permiten comparar el desempeño son el rendimiento, la distancia mínima de Hamming, la ganancia asintótica y el límite de Shannon. El cálculo de la ganancia asintótica permite medir la eficiencia del algoritmo de codificación y se obtiene a partir de la distancia mínima d y del rendimiento R del código (ecuación 2.29).

$$G_a(\text{dB}) \approx 10 \log_{10}(R \cdot d) \quad 2.29$$

El límite de Shannon proporciona el desempeño del decodificador para una modulación de tipo QPSK (transmisión por desplazamiento de fase en cuadratura) sobre un canal Gaussiano mediante la ecuación 2.30.

$$G_s(\text{dB}) \leq 10 \log_{10} \left(\frac{2^{2R} - 1}{2R} \right) \quad 2.30$$

Este límite, otorga la facultad de comparar resultados de simulación.

Estudiando resultados de pruebas de eficiencia hechas a códigos BCH extendidos con distancia mínima d para cada uno de los códigos lineales igual a 4 y 6, y una distancia mínima D resultante de 16 y 36 para el código producto correspondiente, se observa que los códigos en bloques se sitúan en promedio a 1 dB del límite teórico de Shannon para una tasa de error binaria de 10^{-5} en la cuarta iteración.

2.7 Conclusiones

En este capítulo, se estudiaron los códigos en bloques dando algunas definiciones y características como la matriz generatriz y la matriz de control de paridad. Se puntuaron los códigos cíclicos para entender los códigos BCH y se explicaron los algoritmos de decodificación que se utilizan en el diseño del decodificador elemental.

Se detallaron los códigos producto y su decodificación a entradas y salidas ponderadas, se presentaron el principio de decodificación iterativa de códigos producto y el esquema del decodificador elemental.

Finalmente el estudio de desempeño realizado mostró que la ventaja principal de utilizar un código concatenado como código corrector de errores permite una decodificación ubicada a 1 dB del límite teórico de Shannon.

Capítulo 3

Arquitectura del decodificador elemental a entradas y salidas ponderadas

3.1 Introducción

En este capítulo se estudia la turbo decodificación de un código producto construido con dos códigos BCH extendidos con capacidad de corregir un error. Se presenta el algoritmo a entradas y salidas ponderadas, la arquitectura del decodificador y su desempeño.

Se muestran las propiedades más importantes del código BCH extendido (32,26,4), se describe la turbo decodificación del código producto construido con estos códigos BCH extendidos y se presenta el decodificador elemental o unidad de tratamiento que procesa dato por dato.

Más adelante, se analizan los bloques de recepción, procesamiento y emisión que componen el decodificador elemental mostrando el comportamiento de cada uno así como sus entradas y salidas principales.

3.2 El código BCH extendido (32,26,4)

En el código BCH extendido (32,26,4), se tiene $n=32$, $k=26$ y $d=4$. La redundancia que incluye un bit de paridad es de $n-k=6$ y la tasa de rendimiento del código es de 26/32. Tomando en cuenta la distancia mínima de este código ($d=2t+2$), se concluye la corrección de un error ($t=1$) en un bloque de 32 bits.

El código BCH está representado por una matriz de magnitud $k \times k$, es decir, k palabras de k bits de datos. Para cada una de las k líneas se efectúa la codificación que permite obtener la redundancia de línea R_L así como la paridad de línea P_L . Así, se obtiene un bloque de magnitud

$n \times k$ el cual se vuelve a codificar obteniendo la redundancia y paridad de las columnas R_C y P_C . Finalmente se logra una la matriz de magnitud $n \times n$, en este caso 32×32 .

Este código producto tiene una tasa de rendimiento de $R = R_{\text{línea}} \times R_{\text{columna}} = (26/32) \times (26/32)$, siendo aproximadamente $R = 2/3$, es decir, cada 2 bits de información se tiene un bit de redundancia. La distancia mínima del código producto es $D = d_1 \times d_2 = 16$. Un código extendido permite casi duplicar la distancia mínima, ya que esta pasa de 9 a 16.

Es importante recordar que las n columnas y las n líneas de la matriz son palabras del código, por lo que se deben efectuar n decodificaciones de columnas y n decodificaciones de líneas, lo que permite explotar la información extrínseca de los bits de redundancia.

3.3 Decodificación del código producto BCH $(32,26,4) \otimes (32,26,4)$

En esta parte se presentan las características más importantes de la decodificación de códigos producto.

3.3.1 Principio de decodificación iterativa

La información recibida se presenta en forma de matrices. Cada dato es tratado dos veces, la primera por la decodificación de líneas y la segunda vez por la decodificación de columnas. Esto lleva a efectuar una decodificación iterativa.

Como se ha visto anteriormente, esta decodificación es a entradas y salidas ponderadas. Los símbolos de palabras procesadas son codificados en 5 bits por el demodulador: uno de signo y cuatro que representan el nivel de confianza con el que el bit de información es recibido. Entre mayor sea la confiabilidad, mayor la probabilidad de que la restitución del bit sea correcta.

La aportación del decodificador es llamada información extrínseca y representa la diferencia entre la entrada y la salida: $[W] = [F] - [R]$. Esta información extrínseca es utilizada en la iteración siguiente después de ser multiplicada por el coeficiente α que aumenta con cada nueva iteración. El coeficiente α está caracterizado por un valor comprendido entre 0.4 y 0.7.

3.3.2 El algoritmo de decodificación

El algoritmo de decodificación utilizado en el decodificador elemental se divide en diferentes etapas presentadas a continuación:

- 1) Se reciben los vectores de datos $[R]$ y $[R']$ provenientes de la unidad de memoria. $[R]$ es el vector recibido inicialmente, proveniente del canal, y $[R']$ es el resultado de la última semi-iteración. En la primera semi-iteración $[R]=[R']$.
- 2) Se buscan los 5 símbolos menos fiables en la palabra recibida y se almacena su posición (MF1, MF2, MF3, MF4, MF5).

Durante esta etapa se realiza la división polinomial de los primeros 31 bits codificados (sin tomar en cuenta el bit de paridad) entre el polinomio generador, $(x^5 + x^2 + 1)$, el cual sirvió para codificar los datos. El resultado de esta división es un vector de dimensión 5 denominado síndrome. En el caso de que $[R]$ sea una palabra de código el síndrome es cero, de lo contrario, indica la posición del bit a corregir.

- 3) Se generan 16 vectores de prueba por medio de combinaciones de una, dos o tres de las posiciones de los bits menos fiables de la palabra recibida. La forma en la que se obtienen estos 16 vectores de prueba se muestra en la tabla 3.1.
- 4) Se realiza la decodificación binaria de 16 vectores de prueba. Se calcula el síndrome asociado a cada uno de ellos de la manera $S_i = S \oplus P_i$, donde S_i es el síndrome del vector de prueba i -ésimo, S el síndrome de la palabra recibida y P_i la posición obtenida de la combinación para el i -ésimo vector de prueba. Este síndrome del vector de prueba da la posición del bit que puede haber sido recibido erróneamente.
- 5) Calculamos la métrica M^Q que está representada por la ecuación 3.1. De esta manera se calcula la distancia entre los vectores y la palabra recibida $[R']$ de cada palabra decodificada C^Q .

$$M^Q = \sum_{\substack{j=0 \\ c'_j \neq r_j}}^{n-1} |r'_j| \quad 3.1$$

1.	Y^0	0
2.	Y^1	MF1
3.	Y^2	MF2
4.	Y^3	MF3
5.	Y^4	MF4
6.	Y^5	MF5
7.	Y^6	MF1, MF2
8.	Y^7	MF1, MF3
9.	Y^8	MF1, MF4
10.	Y^9	MF1, MF5
11.	Y^{10}	MF1, MF2, MF3
12.	Y^{11}	MF1, MF2, MF4
13.	Y^{12}	MF1, MF2, MF5
14.	Y^{13}	MF1, MF3, MF4
15.	Y^{14}	MF1, MF3, MF5
16.	Y^{15}	MF1, MF4, MF5

Tabla 3.1

- 6) Se selecciona entre C^Q la palabra de código C^D , de tal forma que se encuentre a la distancia mínima de la palabra recibida R' . Es así como se obtiene el resultado binario de la decodificación.
- 7) Enseguida se asigna una medida de fiabilidad a cada bit de la decisión tomada, esto es el objetivo del algoritmo de Pyndiah. Esto se hace con el fin de poder clasificar los vectores de prueba en orden creciente de acuerdo a sus métricas.

Para cada posición j , se determina la palabra concursante, es decir la de menor métrica, para la cual la decisión binaria sobre el símbolo j es distinta de la tomada para la palabra elegida M^D . El cálculo de la confiabilidad del símbolo j es efectuado por la ecuación 3. 2.

$$F = \frac{M^C - M^D}{4} \quad 3.2$$

- 8) Se calcula la información extrínseca w_j asociada a cada uno de los bits de c_j^D de C^D como $[W]=[F]-[R']$.
- 9) Cálculo del nuevo valor de $[R']=[R]+\alpha [W]$.

3.3.3 Decodificador elemental

El decodificador elemental tiene como función la decodificación de líneas o columnas de la matriz codificada. Este genera el conjunto de señales de lectura, escritura y selección del modo de funcionamiento de las memorias. En esta parte se considera la arquitectura del decodificador desde un punto de vista funcional, el cual viene agrupado en 5 grandes bloques como muestra la figura 3.1.




Figura 3.1

1. Parte secuencial de entrada: son bloques que trabajan de manera independiente procesando los datos binarios que son recibidos.
2. Decodificación binaria: determina la palabra de código óptima para el vector binario tratado.
3. Selección: elección de palabra elegida y concurrente.
4. Parte secuencial de salida: se realizar poco a poco la emisión de los datos y la generación de información para las semi-iteraciones consecutivas.
5. Parte de memoria: esta parte esta compuesta de dos memorias divididas en tres RAMs de 32×5 cada una.




Figura 3.2

En la figura 3.2 se muestra detalladamente el diagrama a boques de un decodificador elemental compuesto por los bloques de recepción, tratamiento y emisión. Las operaciones de la parte de tratamiento no pueden ser llevadas a cabo hasta terminada por completo la recepción de la palabra, de igual manera, una vez que termina el tratamiento se pasa a la parte de emisión de símbolos.

Para cada una de estas partes se necesitan 32 períodos de reloj, lo que genera una latencia del decodificador elemental de 64 períodos de reloj, correspondiente al tiempo que pasa desde la recepción del primer símbolo de la palabra [R'] hasta la emisión del primer símbolo de la nueva palabra [R'].

Recepción de la palabra.- En esta parte se llevan a cabo la recepción de [R] y [R'], el cálculo del síndrome, revisión de paridad recibida y calculada, búsqueda de los cinco componentes menos confiables y almacenamiento de [R'] y [R].

Tratamiento de la palabra.- Es la segunda etapa de la decodificación. En esta etapa se ejecuta las funciones de cálculo del síndrome de los 16 vectores de prueba, cálculo de la posición del bit a corregir de cada vector, cálculo de las 16 métricas correspondientes a los 16 vectores de prueba, selección de la palabra elegida (M^D) y selección de las palabras concursantes (M^C).

Emisión de la palabra.- En esta tercera etapa se calcula la ponderación y se efectúa la transmisión de la nueva $[R']$ y de $[R]$, aquí se realizan las siguientes funciones para cada símbolo de $[R']$: búsqueda de una métrica concursante (M^C), cálculo de la información extrínseca (W), cálculo y transferencia del nuevo símbolo de (R') y de (R) inicial.

3.3.3.1 Bloques de recepción

3.3.3.1.1 Contador binario de 0-31

El circuito contador (figura 3.3) permite sincronizar el decodificador, con lo que se determina la posición de cada símbolo recibido de la palabra. Este contador trabaja con una señal de reset y una entrada de control o sincronización para producir el conteo.




Figura 3.3 Circuito contador

Las salidas del contador son: el valor actual del contador (5 bits) y las señales de detección de 0, 30 y 31. Estas señales determinan la llegada de la palabra (detección de cero), el fin de la palabra y el bit de paridad (detección de 30 y 31). Entre el instante 0 y el 30 se encuentra la recepción de los bits de información con su redundancia. Los cambios son detectados por el frente de reloj.

3.3.3.1.2 Elementos del cuerpo de Galois

El bloque de los elementos del cuerpo de Galois (figura 3.4) funciona en conjunto con el contador. Este bloque hace corresponder la salida del contador (posición del símbolo recibido) y

su equivalencia bajo la forma de un elemento en el cuerpo de Galois. Esta conversión se realiza en base a la sección 2.2.3 con ayuda de un polinomio irreducible, esto facilita la decodificación binaria de los vectores de prueba, la tabla 3.2 muestra la conversión entre el contador y el cuerpo de Galois.




Figura 3.4 Circuito conversor de elemento de Galois

3.3.3.1.3 Los 5 componentes menos confiables

Este bloque (figura 3.5) analiza la confiabilidad de los símbolos recibidos, sin tomar en cuenta la paridad de la palabra y busca las 5 posiciones menos confiables, a estas posiciones se les asigna el nombre de: MF1, MF2, MF3, MF4 y MF5, donde MF1 es la posición del bit menos confiable de la palabra recibida.




Figura 3.5 Circuito selector de símbolos menos fiables

Contador _{dec}	Contador _{bin}	Polinomio Primitivo	Galois _{bin}	Galois _{hex}
0	00000	$\alpha^{30} = \alpha^4 + \alpha$	10010	12
1	00001	$\alpha^{29} = \alpha^3 + 1$	01001	09
2	00010	$\alpha^{28} = \alpha^4 + \alpha^2 + \alpha$	10110	16
3	00011	$\alpha^{27} = \alpha^3 + \alpha + 1$	01011	0B
4	00100	$\alpha^{26} = \alpha^4 + \alpha^2 + \alpha + 1$	10111	17
5	00101	$\alpha^{25} = \alpha^4 + \alpha^3 + 1$	11001	19
6	00110	$\alpha^{24} = \alpha^4 + \alpha^3 + \alpha^2 + \alpha$	11110	1E
7	00111	$\alpha^{23} = \alpha^3 + \alpha^2 + \alpha + 1$	01111	0F
8	01000	$\alpha^{22} = \alpha^4 + \alpha^2 + 1$	10101	15
9	01001	$\alpha^{21} = \alpha^4 + \alpha^3$	11000	18
10	01010	$\alpha^{20} = \alpha^3 + \alpha^2$	01100	0C
11	01011	$\alpha^{19} = \alpha^2 + \alpha$	00110	06
12	01100	$\alpha^{18} = \alpha + 1$	00011	03
13	01101	$\alpha^{17} = \alpha^4 + \alpha + 1$	10011	13
14	01110	$\alpha^{16} = \alpha^4 + \alpha^3 + \alpha + 1$	11011	1B
15	01111	$\alpha^{15} = \alpha^4 + \alpha^3 + \alpha^2 + \alpha + 1$	11111	1F
16	10000	$\alpha^{14} = \alpha^4 + \alpha^3 + \alpha^2 + 1$	11101	1D
17	10001	$\alpha^{13} = \alpha^4 + \alpha^3 + \alpha^2$	11100	1C
18	10010	$\alpha^{12} = \alpha^3 + \alpha^2 + \alpha$	01110	0E
19	10011	$\alpha^{11} = \alpha^2 + \alpha + 1$	00111	07
20	10100	$\alpha^{10} = \alpha^4 + 1$	10001	11
21	10101	$\alpha^9 = \alpha^4 + \alpha^3 + \alpha$	11010	1A
22	10110	$\alpha^8 = \alpha^3 + \alpha^2 + 1$	01101	0D
23	10111	$\alpha^7 = \alpha^4 + \alpha^2$	10100	14
24	11000	$\alpha^6 = \alpha^3 + \alpha$	01010	0A
25	11001	$\alpha^5 = \alpha^2 + 1$	00101	05
26	11010	$\alpha^4 = \alpha^4$	10000	10
27	11011	$\alpha^3 = \alpha^3$	01000	08
28	11100	$\alpha^2 = \alpha^2$	00100	04
29	11101	$\alpha^1 = \alpha$	00010	02
30	11110	$\alpha^0 = 1$	00001	01
31	11111	$\alpha^{-\infty} = 0$	00000	00

Tabla 3.2

Los cuatro bits de peso de R' indican la fiabilidad del símbolo que es recibido en cada período de reloj.

En este bloque llega cada símbolo y se compara su confiabilidad con la de los 5 bits ya almacenados (los primeros cinco para el caso de las primeras comparaciones) y si esta es menor se almacena su posición, de otro modo no se toma en cuenta. Esto se realiza con cada símbolo de información que sea recibido.

3.3.3.1.4 Paridad calculada

El bloque de paridad calculada (figura 3.6) genera, conforme a la llegada de los primeros 31 símbolos, la paridad de la palabra recibida.




Figura 3.6 Circuito generador de paridad

3.3.3.1.5 Paridad recibida

El bloque de paridad recibida (figura 3.7) detecta y almacena el símbolo de la paridad recibida del vector R' así como su confiabilidad gracias al detector del bit 31.




Figura 3.7 Circuito detector de paridad

3.3.3.1.6 Síndrome S_0

En este bloque (figura 3.9) se determina el síndrome S_0 el cual es residuo de la división de la palabra recibida vista como polinomio entre el polinomio generador del código ($g(x) = x^5 + x^2 + 1$). Esto se hace tomando el bit mas significativo de R' y siguiendo las ecuaciones 3.3 a 3.7 que representan el funcionamiento del circuito presentado en la figura 3.8.

$$S(0) = \text{MSB XOR } S_0(4) \quad 3.3$$

$$S(1) = S_0(0) \quad 3.4$$

$$S(2) = S_0(1) \text{XOR } S_0(4) \quad 3.5$$

$$S(3) = S_0(2) \quad 3.6$$

$$S(4) = S_0(3) \quad 3.7$$




Figura 3.8 Cálculo de síndrome




Figura 3.9 Circuito generador de síndrome

3.3.3.2 Bloques de tratamiento

3.3.3.2.1 Cálculo de los 16 síndromes de los vectores de prueba

Los vectores de prueba son construidos a partir de las posiciones de los cinco componentes menos fiables (MF1, MF2, MF3, MF4 y MF5) y el primer síndrome S_0 . Estos vectores son generados invirtiendo uno, dos o tres bits de los 5 menos fiables del vector recibido. Estos 16 vectores son tratados secuencialmente en dos períodos de reloj. La figura 3.10 esquematiza el cálculo de síndromes de vectores de prueba.




Figura 3.10 Circuito generador de síndromes de vectores de prueba

3.3.2.2 Conmutación

Este bloque (figura 3.11) se encarga de encontrar entre todas las fiabilidades emitidas, aquellas que se deben tomar en cuenta en función del valor del contador y de la igualdad entre la paridad recibida y la calculada.

En la salida se tienen las fiabilidades y las posiciones de los bits a invertir en el vector de prueba, del bit corregido y del bit de paridad. El cálculo de la posición del bit de paridad no es necesario ya que esta siempre es la posición 31.

La tabla 3.3 muestra el estado del contador, los bits a invertir y su métrica.

Contador	Bits a invertir	Métrica
0000	0	0 ó 2
0001	1	1
0010	1	1
0011	1	1
0100	1	1
0101	1	1
0110	2	0 ó 2
0111	2	0 ó 2
1000	2	0 ó 2
1001	2	0 ó 2
1010	3	1
1011	3	1
1100	3	1
1101	3	1
1110	3	1
1111	3	1

Tabla 3.3

Para la métrica 0 y 2, existen 0 ó 2 bits invertidos en el vector de prueba. El estado del contador corresponde a: 0000, 0110, 0111, 1000, 1001. En este caso el síndrome es diferente de cero y la paridad recibida es la misma que la paridad calculada.

Para la métrica 1, existen uno o tres bits invertidos. El estado del contador corresponde a: 0001, 0010, 0011, 0100, 0101, 1010, 1011, 1100, 1101, 1110, 1111. Aquí el síndrome es diferente de cero y la paridad recibida es diferente a la calculada.




Figura 3.11 Circuito de conmutación

3.3.3.2.3 Cálculo de métrica

En este bloque (figura 3.12), la entrada esta constituida por las fiabilidades correspondientes a los bits invertidos en el vector de prueba considerado. Cualquiera que sea el número de bits invertidos, este bloque compara las posiciones de dichos bits con la del bit corregido por el síndrome inicial con el fin de no tomar en cuenta dos veces la misma fiabilidad. Cada métrica es la suma de las fiabilidades de los bits invertidos.

A la salida de este bloque se tiene el cálculo de la métrica correspondiente así como la actualización del registro de los bits invertidos (nbpos).




Figura 3.12 Circuito calculador de métrica

3.3.3.2.4 Cálculo de la palabra decidida y las concursantes

Este bloque (figura 3.13) selecciona el vector de prueba de métrica más pequeña M^D y los tres vectores de prueba de métrica inmediatamente inferior, M^{c1} , M^{c2} , M^{c3} . Estos vectores de prueba son entregados al bloque de cálculo de fiabilidad. Paralelamente este bloque entrega las posiciones alteradas a razón de la palabra recibida con las señales de validación nbpos del bloque anterior.




Figura 3.13 Circuito selector de vectores de prueba con métrica menor

Se analizan los 16 vectores durante los 32 períodos de reloj. En el segundo período de reloj se compara la métrica del vector actual con las de los vectores precedentes. Al final de los 32

períodos de reloj se entregan a la salida del bloque los valores correspondientes a las palabras decidida MD y concursantes MC_i .

3.3.3.3 Bloques de emisión

3.3.3.3.1 Cálculo de la fiabilidad

Este bloque calcula la fiabilidad de los símbolos del vector recibido en función de la palabra decidida y las concursantes. El valor de la fiabilidad es igual a la diferencia entre cada palabra concursante y la decidida ($M^c - M^D$).

Para el caso en el que no exista palabra concursante para una posición j, es decir, cuando las palabras concursantes tienen un símbolo idéntico al de la palabra decidida en esa posición, se atribuye a ese símbolo una fiabilidad β que depende de la iteración en curso. β es un parámetro muy importante en la decodificación de códigos producto ya que tiene influencia sobre el desempeño obtenido.




Figura 3.14 Circuito de cálculo de fiabilidad

3.3.3.3.2 Cálculo de la información extrínseca

En este bloque (figura 3.15) se calcula la información extrínseca W , la cual es la aportación del decodificador a la semi-iteración siguiente.




Figura 3.15 Circuito de cálculo de información extrínseca

3.3.3.3.3 Producto de α por información extrínseca

Este bloque (figura 3.16) efectúa la multiplicación de α por la información extrínseca W . α es el coeficiente de contra-reacción que pondra la contribución de la información extrínseca, este toma un valor cercano a cero para las primera iteraciones y va aumentando en las siguientes iteraciones.




Figura 3.16 Circuito multiplicador de α por W

3.3.3.3.4 Cálculo del nuevo valor de R'

En este bloque (figura 3.17) se efectúa la adición $R + \alpha W$. El resultado de esta suma es el nuevo valor de R' para la semi-iteración siguiente. Para la decisión del nuevo valor se tienen que tomar en cuenta los signos de los operandos, si tienen el mismo signo se efectúa una suma y si son de signo contrario una resta guardando el signo del de la fiabilidad más grande.




Figura 3.17 Circuito sumador de $R + \alpha W$

3.3.3.4 Memorias para almacenamiento de R' y R

La arquitectura del decodificador requiere de dos módulos de memoria, uno para almacenar R' y otro para R . Cada módulo está compuesto de tres memorias RAM de 32×5 bits y un bloque de administración que genera las señales de control para las memorias como escritura o lectura.

Las memorias RAM funcionan de manera circular, esto es, si la primera RAM funciona para los datos de recepción, la segunda para los de tratamiento y la tercera para los de emisión, al finalizar los 32 pulsos siguientes la primera funcionará dando servicio a la etapa de tratamiento, la segunda a emisión y la tercera recibirá datos nuevos y así sucesivamente.

3.4 Conclusiones

En este capítulo, se analizaron los diferentes parámetros del código BCH extendido (32,26,4). Se representó una palabra de código, y se calculó la distancia mínima de un código producto y su tasa de rendimiento. Se estudió el algoritmo de decodificación y se presentó el decodificador elemental o unidad de tratamiento compuesto de tres bloques que se han analizado desde un

punto de vista funcional. Finalmente se detalló el funcionamiento de cada uno de estos bloques señalando sus características y sus señales de entrada y salida.

Resultados

Para realizar la comprobación del funcionamiento del decodificador elemental, se introdujo una palabra R. Después de transcurrir 64 periodos de reloj, se generó la palabra R' con mayor fiabilidad y un bit de información invertido.

En la figura 4.1 se muestra un segmento de R y posteriormente su correspondiente R' simulados en ModelSim XE III/Starter 6.0a. Aquí se observa la palabra de cinco bits en el primer renglón de cada señal y su descomposición debajo, donde el bit cuatro corresponde al bit de información y los bits menos significativos (0-3) corresponden a la fiabilidad.




Figura 4.1

El cursor muestra la posición del cambio de bit de información. Para una mejor apreciación se presenta un acercamiento al cursor en la figura 4.2. Como se observa, la fiabilidad de este bit es de cero y después de la inversión del bit de información, la fiabilidad aumenta a 15. Las fiabilidades del resto de los bits también aumentan.




Figura 4.2

Los resultados de las simulaciones fueron comparadas con un programa en C el cual evalúa el desempeño de esta descodificación. Este programa realiza la decodificación de toda la matriz de información, por lo que para corroborar los resultados de nuestro decodificador elemental se revisaron las salidas de cada bloque del decodificador programado en C.

La figura 4.3 compara el desempeño de esta codificación con el límite teórico de Shannon.




Figura 4.3

Conclusiones

Los códigos correctores de errores constituyen una función indispensable en los nuevos sistemas de transmisión digital. Se ha observado que la señal puede ser perturbada y esto conlleva a errores en la transmisión sin importar si es radioeléctrica, por cable o por fibra óptica.

La utilización de un código corrector de errores permite que se realice una transmisión confiable al detectar y corregir los posibles errores que se presenten durante el envío. Con estos códigos se garantiza que la información recibida sea la misma que la información enviada.

Este proyecto sienta las bases para el entendimiento de una nueva técnica de decodificación, la cual podrá ser empleada y regulada en todos los sistemas de transmisión digital con la finalidad de mejorar la tasa de envío de datos a través del canal.

En el trabajo se presentaron los elementos de teoría necesarios para explicar el funcionamiento de la comunicación digital. También se presentaron los códigos en bloques de la familia BCH para que posteriormente se pudieran analizar los algoritmos de decodificación utilizados en este proyecto, los cuales se resumen en: decodificación óptima, decodificación por síndrome y decodificación algebraica.

El proyecto se enfocó específicamente al desarrollo de un decodificador elemental, el cual como se explicó anteriormente es capaz de decodificar una línea o columna de nuestra matriz de información de 32x32.

Además de los fundamentos teóricos explicados a lo largo del proyecto se generó la programación en VHDL de los bloques que conforman el decodificador elemental. Esto con el fin de que en un futuro se proceda a la implementación en una FPGA y posteriormente a la integración de los decodificadores necesarios en cascada para la elaboración de un turbo decodificador completo.

Los bloques que conforman el decodificador elemental se dividen en tres partes fundamentalmente: la recepción, el tratamiento y la emisión.

Cada una de estas partes contiene alrededor de seis bloques internamente para su óptimo desempeño que trabajan en paralelo y de una manera sincronizada a lo largo de 32 ciclos de reloj en cada etapa de las tres antes mencionadas.

La peculiaridad de las entradas y salidas ponderadas generan un mejor desempeño en este tipo de decodificador, a comparación de aquellos que no cuentan con esta característica. Finalmente, se espera que este trabajo sirva como un punto de partida en el desarrollo de los turbocódigos en bloques en México, pues existen muchas áreas de oportunidad que pueden ser explotadas para que más adelante decodificadores como éste encuentren su integración en aplicaciones específicas en el mercado.

Anexos

Programación en VHDL del decodificador elemental

```
-- DECODIFICADOR ELEMENTAL DE TURBO CÓDIGOS PRODUCTO --
-- Proyectos de Ingeniería           ISE- IEC Agosto-Diciembre 2005 --
-- Integrantes: Ernesto Jordán      --
--                Marisol Romo       --
--                Tonantzin Monroy    --
--                Christian Torreblanca --
-- Programación: VHDL               --
-- Compilador: Xilinx- Project Navigator 7.1.03i --
```

```
-- LIBRERÍAS --
LIBRARY IEEE;
USE IEEE.std_logic_1164.ALL;
use IEEE.std_logic_arith.all;
use IEEE.std_logic_unsigned.all;

ENTITY decodificador IS
PORT(
-- ENTRADAS --
-- CONTADOR
CLK: in STD_LOGIC;
RESET: in STD_LOGIC;
-- GENERA R
R: inout STD_LOGIC_VECTOR(4 downto 0);
-- GENERA Ro
Ro: inout STD_LOGIC_VECTOR(4 downto 0);

-- IN OUT --
-- CONTADOR
FLAG00: inout STD_LOGIC;          --pasa por 0
FLAG30: inout STD_LOGIC;          --pasa por 30
FLAG31: inout STD_LOGIC;          --pasa por 31
COUNT: inout STD_LOGIC_VECTOR (4 downto 0);
RST: inout STD_LOGIC;             --bandera cuando reset y 0
```

Anexos: Programación en VHDL del decodificador elemental

```
-- GALOIS
GALOIS: inout STD_LOGIC_VECTOR (4 downto 0);

-- SINDROME S0
SN_OUT: inout STD_LOGIC_VECTOR (4 downto 0);

-- COMPONENTES MENOS FIABLES
P0P_OUT: inout STD_LOGIC_VECTOR(4 downto 0);
P1P_OUT: inout STD_LOGIC_VECTOR(4 downto 0);
P2P_OUT: inout STD_LOGIC_VECTOR(4 downto 0);
P3P_OUT: inout STD_LOGIC_VECTOR(4 downto 0);
P4P_OUT: inout STD_LOGIC_VECTOR(4 downto 0);
P0F_OUT: inout STD_LOGIC_VECTOR(3 downto 0);
P1F_OUT: inout STD_LOGIC_VECTOR(3 downto 0);
P2F_OUT: inout STD_LOGIC_VECTOR(3 downto 0);
P3F_OUT: inout STD_LOGIC_VECTOR(3 downto 0);
P4F_OUT: inout STD_LOGIC_VECTOR(3 downto 0);

-- PARIDAD RECIBIDA
p_rec: inout STD_LOGIC_VECTOR (4 downto 0);

-- PARIDAD CALCULADA
PCALC: inout STD_LOGIC;

-- MEMORIAS Y GESTIONADOR R prima
DO1: inout STD_LOGIC_VECTOR (4 downto 0);
DO2: inout STD_LOGIC_VECTOR (4 downto 0);
DO3: inout STD_LOGIC_VECTOR (4 downto 0);
RW1: inout STD_LOGIC;
RW2: inout STD_LOGIC;
RW3: inout STD_LOGIC;
ADR1: inout STD_LOGIC_VECTOR (4 downto 0);
ADR2: inout STD_LOGIC_VECTOR (4 downto 0);
ADR3: inout STD_LOGIC_VECTOR (4 downto 0);
DI: inout STD_LOGIC_VECTOR (4 downto 0);
R_TRA: inout STD_LOGIC_VECTOR (3 downto 0);
R_EMI: inout STD_LOGIC_VECTOR (4 downto 0);  
-- salidas de las memorias  
-- entradas de las memorias  
-- direccion  
-- data in (R ó R')  
-- salidas del gestionador

--INOUT MEMORIAS Y GESTIONADOR R cero
DO4: inout STD_LOGIC_VECTOR (4 downto 0);
DO5: inout STD_LOGIC_VECTOR (4 downto 0);
DO6: inout STD_LOGIC_VECTOR (4 downto 0);
ADRo: inout STD_LOGIC_VECTOR (4 downto 0);
Dlo: inout STD_LOGIC_VECTOR (4 downto 0);  
-- direccion (recepcion y emision- GALOIS)  
-- data in (Ro)

-- DELAY SINDROME S0
DELAY: inout STD_LOGIC;

-- VECTORES DE PRUEBA
SYNDROME: inout STD_LOGIC_VECTOR (4 downto 0);

-- CONMUTACION
REGISTRO: inout STD_LOGIC_VECTOR(4 downto 0);
POS_N0: inout STD_LOGIC_VECTOR(4 downto 0);
POS_N1: inout STD_LOGIC_VECTOR(4 downto 0);
POS_N2: inout STD_LOGIC_VECTOR(4 downto 0);
POS_N3: inout STD_LOGIC_VECTOR(4 downto 0);
POS_N4: inout STD_LOGIC_VECTOR(4 downto 0);
FIA_N0: inout STD_LOGIC_VECTOR(3 downto 0);
FIA_N1: inout STD_LOGIC_VECTOR(3 downto 0);
FIA_N2: inout STD_LOGIC_VECTOR(3 downto 0);
FIA_N3: inout STD_LOGIC_VECTOR(3 downto 0);
FIA_N4: inout STD_LOGIC_VECTOR(3 downto 0);  
-- Posiciones nuevas:  
-- Fiabilidades nuevas:

-- DELAY MENOS FIABLES
P0F: inout STD_LOGIC_VECTOR(3 downto 0);
P1F: inout STD_LOGIC_VECTOR(3 downto 0);
```

```
P2F: inout STD_LOGIC_VECTOR(3 downto 0);
P3F: inout STD_LOGIC_VECTOR(3 downto 0);
P4F: inout STD_LOGIC_VECTOR(3 downto 0);

-- CÁLCULO DE LA MÉTRICA
SUMA: inout STD_LOGIC_VECTOR(6 downto 0);
REGISTRO2: inout STD_LOGIC_VECTOR (4 downto 0);

-- CONCURRENCIA
MET0: inout STD_LOGIC_VECTOR(5 downto 0);          -- Palabra designada
REG0: inout STD_LOGIC_VECTOR(4 downto 0);
POS00: inout STD_LOGIC_VECTOR(4 downto 0);
POS01: inout STD_LOGIC_VECTOR(4 downto 0);
POS02: inout STD_LOGIC_VECTOR(4 downto 0);
POS03: inout STD_LOGIC_VECTOR(4 downto 0);
MET1: inout STD_LOGIC_VECTOR(5 downto 0);          -- Palabras concurrente 1
REG1: inout STD_LOGIC_VECTOR(4 downto 0);
POS10: inout STD_LOGIC_VECTOR(4 downto 0);
POS11: inout STD_LOGIC_VECTOR(4 downto 0);
POS12: inout STD_LOGIC_VECTOR(4 downto 0);
POS13: inout STD_LOGIC_VECTOR(4 downto 0);
MET2: inout STD_LOGIC_VECTOR(5 downto 0);          -- Palabras concurrente 2
REG2: inout STD_LOGIC_VECTOR(4 downto 0);
POS20: inout STD_LOGIC_VECTOR(4 downto 0);
POS21: inout STD_LOGIC_VECTOR(4 downto 0);
POS22: inout STD_LOGIC_VECTOR(4 downto 0);
POS23: inout STD_LOGIC_VECTOR(4 downto 0);
MET3: inout STD_LOGIC_VECTOR(5 downto 0);          -- Palabras concurrente 3
REG3: inout STD_LOGIC_VECTOR(4 downto 0);
POS30: inout STD_LOGIC_VECTOR(4 downto 0);
POS31: inout STD_LOGIC_VECTOR(4 downto 0);
POS32: inout STD_LOGIC_VECTOR(4 downto 0);
POS33: inout STD_LOGIC_VECTOR(4 downto 0);

-- CALCULO DE FIABILIDAD
INVER:inout STD_LOGIC;
FIAB:    inout STD_LOGIC_VECTOR(6 downto 0);

-- INFORMACIÓN EXTRÍNSECA
IE_W: inout STD_LOGIC_VECTOR (6 downto 0 );
SIGNO_W: inout STD_LOGIC;
D_BIN: inout STD_LOGIC;

-- PRODUCTO
ITER: inout STD_LOGIC_VECTOR (3 downto 0);
AW: inout STD_LOGIC_VECTOR (3 downto 0);

-- NUEVO VALOR DE R
RPP: out STD_LOGIC_VECTOR (4 downto 0);

-----
--          SALIDAS          --
-----

-- GESTIÓN DE MEMORIA RO
Ro_FIA:inout STD_LOGIC_VECTOR (4 downto 0)          -- Ro de emisión
);

END decodificador;
```

ARCHITECTURE decodificador_arch OF decodificador IS

```
-----  
--      SEÑALES      --  
-----  
  
-- COMPONENTES MENOS FIABLES:pila intermedio  
signal PILA0P: STD_LOGIC_VECTOR(4 downto 0);  
signal PILA1P: STD_LOGIC_VECTOR(4 downto 0);  
signal PILA2P: STD_LOGIC_VECTOR(4 downto 0);  
signal PILA3P: STD_LOGIC_VECTOR(4 downto 0);  
signal PILA4P: STD_LOGIC_VECTOR(4 downto 0);  
signal PILA0F: STD_LOGIC_VECTOR(3 downto 0);  
signal PILA1F: STD_LOGIC_VECTOR(3 downto 0);  
signal PILA2F: STD_LOGIC_VECTOR(3 downto 0);  
signal PILA3F: STD_LOGIC_VECTOR(3 downto 0);  
signal PILA4F: STD_LOGIC_VECTOR(3 downto 0);  
  
-- PARIDAD CALCULADA  
signal P_CALC: STD_LOGIC;  
  
-- SINDROME S0  
signal Sn_1: STD_LOGIC_VECTOR (4 downto 0);  
signal Sn: STD_LOGIC_VECTOR (4 downto 0);  
  
-- DELAY SINDROME S0  
signal VAR: STD_LOGIC;  
  
-- GESTIONADOR DE MEMORIA  
signal gestion: STD_LOGIC_VECTOR (1 downto 0);  
  
-- GESTIONADOR DE MEMORIA R CERO  
signal gestono: STD_LOGIC_VECTOR (1 downto 0);  
  
-- CONMUTACIÓN  
signal PAR: STD_LOGIC;  
signal SYND: STD_LOGIC;  
  
-- INFORMACIÓN EXTRÍNSECA  
signal L: STD_LOGIC_VECTOR (6 downto 0);  
signal M: STD_LOGIC_VECTOR (6 downto 0);  
signal NEGADO: STD_LOGIC;  
signal NORMAL: STD_LOGIC;  
  
-- NUEVO VALOR DE R  
signal V: STD_LOGIC;  
signal K: STD_LOGIC_VECTOR (4 downto 0);  
signal LL: STD_LOGIC_VECTOR (4 downto 0);  
signal SUMAWR: STD_LOGIC_VECTOR (4 downto 0);  
signal WMENOSR: STD_LOGIC_VECTOR (3 downto 0);  
signal RMENOSW: STD_LOGIC_VECTOR (3 downto 0);  
signal signo: STD_LOGIC;  
  
begin
```

```

-----  

-- ENTRADA (R) --  

-----  

process (COUNT)
begin
    case COUNT is
        when "00000" => R(4 downto 0) <= "01001";
        when "00001" => R(4 downto 0) <= "01100";
            when "00010" => R(4 downto 0) <= "10110";
            when "00011" => R(4 downto 0) <= "11111";
            when "00100" => R(4 downto 0) <= "11111";
            when "00101" => R(4 downto 0) <= "11001";
            when "00110" => R(4 downto 0) <= "00100";
            when "00111" => R(4 downto 0) <= "11010";
            when "01000" => R(4 downto 0) <= "00011";
            when "01001" => R(4 downto 0) <= "00011";
            when "01010" => R(4 downto 0) <= "01101";
            when "01011" => R(4 downto 0) <= "00101";
            when "01100" => R(4 downto 0) <= "01110";
            when "01101" => R(4 downto 0) <= "10111";
            when "01110" => R(4 downto 0) <= "11000";
            when "01111" => R(4 downto 0) <= "01110";
            when "10000" => R(4 downto 0) <= "01101";
            when "10001" => R(4 downto 0) <= "01010";
            when "10010" => R(4 downto 0) <= "01001";
            when "10011" => R(4 downto 0) <= "10010";
            when "10100" => R(4 downto 0) <= "10111";
            when "10101" => R(4 downto 0) <= "10000";
            when "10110" => R(4 downto 0) <= "01010";
            when "10111" => R(4 downto 0) <= "11111";
            when "11000" => R(4 downto 0) <= "11001";
            when "11001" => R(4 downto 0) <= "01001";
            when "11010" => R(4 downto 0) <= "00101";
            when "11011" => R(4 downto 0) <= "01111";
            when "11100" => R(4 downto 0) <= "00101";
            when "11101" => R(4 downto 0) <= "11011";
            when "11110" => R(4 downto 0) <= "01101";
            when "11111" => R(4 downto 0) <= "11000";
            when others => R(4 downto 0) <= "00000";
    end case;
    Ro<=R;
end process;  

-----  

-- CONTADOR, RESET Y BANDERAS --  

-----  

process (CLK)
variable tcont:std_logic;
begin
    if RESET='1' then
        tcont:='1';
        RST<='0';
    end if;
    if RESET='0' then
        RST<='0';
        FLAG00 <= '0';
        FLAG30 <= '0';
        FLAG31 <= '0';
    end if;
    if CLK='1' and CLK'event and COUNT="11111" then
        FLAG00 <= '1';
        if tcont='1' then
            rst<='1';
        end if;
    elsif CLK='1' and CLK'event and COUNT="11101" then
        FLAG30 <= '1';

```

```

        RST<='0';
      elsif CLK='1' and CLK'event and COUNT="11110" then
        FLAG31 <= '1';
        RST<='0';
      elsif CLK='0' and CLK'event and COUNT="00000" then
        FLAG00 <= '1';
        if tcont='1' then
          rst<='1';
          tcont:=0';
        end if;
      elsif CLK='0' and CLK'event and COUNT="11110" then
        FLAG30 <= '1';
        RST<='0';
      elsif CLK='0' and CLK'event and COUNT="11111" then
        FLAG31 <= '1';
        RST<='0';
      end if;
      if CLK='1' and CLK'event then
        COUNT <= COUNT + 1;
      end if;
    else
      COUNT <="11111";
      FLAG31 <= '1';
      FLAG00<='0';
      FLAG30<='0';
      RST<='0';
    end if;
  end process;

```

-- CONVERTIDOR A GALOIS --

```

process (COUNT)
begin
  case COUNT is
    when "00000" => GALOIS(4 downto 0) <= "10010";
    when "00001" => GALOIS(4 downto 0) <= "01001";
    when "00010" => GALOIS(4 downto 0) <= "10110";
    when "00011" => GALOIS(4 downto 0) <= "01011";
    when "00100" => GALOIS(4 downto 0) <= "10111";
    when "00101" => GALOIS(4 downto 0) <= "11001";
    when "00110" => GALOIS(4 downto 0) <= "11110";
    when "00111" => GALOIS(4 downto 0) <= "01111";
    when "01000" => GALOIS(4 downto 0) <= "10101";
    when "01001" => GALOIS(4 downto 0) <= "11000";
    when "01010" => GALOIS(4 downto 0) <= "01100";
    when "01011" => GALOIS(4 downto 0) <= "00110";
    when "01100" => GALOIS(4 downto 0) <= "00011";
    when "01101" => GALOIS(4 downto 0) <= "10011";
    when "01110" => GALOIS(4 downto 0) <= "11011";
    when "01111" => GALOIS(4 downto 0) <= "11111";
    when "10000" => GALOIS(4 downto 0) <= "11101";
    when "10001" => GALOIS(4 downto 0) <= "11100";
    when "10010" => GALOIS(4 downto 0) <= "01110";
    when "10011" => GALOIS(4 downto 0) <= "00111";
    when "10100" => GALOIS(4 downto 0) <= "10001";
    when "10101" => GALOIS(4 downto 0) <= "11010";
    when "10110" => GALOIS(4 downto 0) <= "01101";
    when "10111" => GALOIS(4 downto 0) <= "10100";
    when "11000" => GALOIS(4 downto 0) <= "01010";
    when "11001" => GALOIS(4 downto 0) <= "00101";
    when "11010" => GALOIS(4 downto 0) <= "10000";
    when "11011" => GALOIS(4 downto 0) <= "01000";
    when "11100" => GALOIS(4 downto 0) <= "00100";
    when "11101" => GALOIS(4 downto 0) <= "00010";
  end case;
end process;

```

```

        when "11110" => GALOIS(4 downto 0) <= "00001";
        when "11111" => GALOIS(4 downto 0) <= "00000";
        when others => GALOIS(4 downto 0) <= "00000";
    end case;
end process;

-----
-- COMPONENTES MENOS FIABLES --
-- Funcionalidad: Calcula la fiabilidad. --
-----

process (RESET, CLK, FLAG00, GALOIS, R, FLAG31)
begin
    if FLAG00='1' then
        P0P_OUT<=TP0P_OUT;
        P1P_OUT<=TP1P_OUT;
        P2P_OUT<=TP2P_OUT;
        P3P_OUT<=TP3P_OUT;
        P4P_OUT<=TP4P_OUT;
        P0F_OUT<=TP0F_OUT;
        P1F_OUT<=TP1F_OUT;
        P2F_OUT<=TP2F_OUT;
        P3F_OUT<=TP3F_OUT;
        P4F_OUT<=TP4F_OUT;
    end if;
    if FLAG31='0' then
        if R(3 downto 0)<=PILA0F and CLK'event and CLK='1' then
            PILA4F<=PILA3F;
            PILA4P<=PILA3P;
            PILA3F<=PILA2F;
            PILA3P<=PILA2P;
            PILA2F<=PILA1F;
            PILA2P<=PILA1P;
            PILA1F<=PILA0F;
            PILA0F<=R(3 downto 0);
            PILA0P<=GALOIS;
        elsif R(3 downto 0)<=PILA1F and CLK'event and CLK='1' then
            PILA4F<=PILA3F;
            PILA4P<=PILA3P;
            PILA3F<=PILA2F;
            PILA3P<=PILA2P;
            PILA2F<=PILA1F;
            PILA2P<=PILA1P;
            PILA1F<=R(3 downto 0);
            PILA1P<=GALOIS;
        elsif R(3 downto 0)<=PILA2F and CLK'event and CLK='1' then
            PILA4F<=PILA3F;
            PILA4P<=PILA3P;
            PILA3F<=PILA2F;
            PILA3P<=PILA2P;
            PILA2F<=R(3 downto 0);
            PILA2P<=GALOIS;
        end if;
    end if;
end process;

```

```

        elsif R(3 downto 0)<=PILA3F and CLK'event and CLK='1' then
            PILA4F<=PILA3F;
            PILA4P<=PILA3P;
            PILA3F<=R(3 downto 0);
            PILA3P<=GALOIS;
        elsif R(3 downto 0)<=PILA4F and CLK'event and CLK='1' then
            PILA4F<=R(3 downto 0);
            PILA4P<=GALOIS;
        end if;
    elsif CLK'event and CLK='1' and FLAG31='1' then
        TP0P_OUT:=PILA0P;
        TP1P_OUT:=PILA1P;
        TP2P_OUT:=PILA2P;
        TP3P_OUT:=PILA3P;
        TP4P_OUT:=PILA4P;
        TP0F_OUT:=PILA0F;
        TP1F_OUT:=PILA1F;
        TP2F_OUT:=PILA2F;
        TP3F_OUT:=PILA3F;
        TP4F_OUT:=PILA4F;
        PILA0P<="00000";
        PILA1P<="00000";
        PILA2P<="00000";
        PILA3P<="00000";
        PILA4P<="00000";
        PILA0F<="1111";
        PILA1F<="1111";
        PILA2F<="1111";
        PILA3F<="1111";
        PILA4F<="1111";
    end if;
end process;

-----
-- PARIDAD RECIBIDA --
-- Objetivo: Atrapa R en bandera dc 31 --
-----

process (R, FLAG31)
    variable vp_rcc: STD_LOGIC_VECTOR(4 downto 0);
begin
    if FLAG31='1' then
        vp_rcc:=R;
    end if;
    if FLAG00='1' then
        p_rcc<=vp_rcc;
    end if;
end process;

-----
-- PARIDAD CALCULADA --
-- Objetivo: Xor de los bits más significativos
-- de las primeras 31 palabras recibidas. --
-----

process (FLAG00, FLAG31, R, CLK, RESET)
begin
    if RESET = '1' then
        P_CALC<='0';
        PCALC<='0';
    elsif FLAG00 = '1' and CLK'event and CLK='1' then
        P_CALC<=R(4);
    elsif FLAG31 /= '1' and CLK'event and CLK='1' then
        P_CALC<=R(4) xor P_CALC;
    elsif FLAG31='1' and CLK'event and CLK='1' then
        PCALC<=P_CALC;
    end if;
end process;

```

```
-----
-- SINDROME S0
-- Funcionalidad: A partir del bit más significativo
-- de los 31 bits R de la palabra.
-----
```

```
process (R,FLAG00,FLAG31,RESET,CLK)
variable var_s:std_logic_vector(4 downto 0);
begin
    if reset='1' then
        Sn<="00000";
        Sn_1<="00000";
        var_s:="00000";
    end if;

    if FLAG00='1' then
        SN_OUT<=var_s;
        Sn<="00000";
        Sn_1<="00000";
    elsif FLAG31='0' and CLK'event then
        Sn(0)<=R(4) xor Sn_1(4);
        Sn(1)<=Sn_1(0);
        Sn(2)<=Sn_1(1) xor Sn_1(4);
        Sn(3)<=Sn_1(2);
        Sn(4)<=Sn_1(3);
        Sn_1<=Sn;
    elsif FLAG31='1' and CLK'EVENT then
        var_s:=Sn;
    end if;
end process;
```

```
-----
-- DELAY SINDROME S0
-- Proyectos de Ingeniería: Turbodecodificador
-- Funcionalidad: A partir del bit más significativo
-- de las 31 palabras R de la cadena.
-----
```

```
process (FLAG00,FLAG31,RESET,CLK,SN_OUT)
begin
    if RESET='1' then
        VAR<='0';
        DELAY<='0';
    elsif FLAG31='1' and clk'event and clk='0' then
        if SN_OUT="00000" then
            DELAY<=VAR;
            VAR<='1';
        else
            DELAY<=VAR;
            VAR<='0';
        end if;
    end if;
    if FLAG31='1' then
        DELAY<=VAR;
    end if;
end process;
```

```

-----  

--      VECTORES DE PRUEBA  

-- Objetivo: Calcula los 16 síndromes de los 16 vectores de prueba.  

--          Los nuevos síndromes se calculan: vectorNdcPrueba xor SO  

-----  

process (CLK, RESET, SN_OUT, COUNT)
begin.
    if RESET='1' then
        SYNDROME<="00000";
    else
        if COUNT(4 downto 1)="0000" then
            SYNDROME<=SN_OUT;
        elsif COUNT(4 downto 1)="0001" then
            SYNDROME<=P0P_OUT xor SN_OUT;
        elsif COUNT(4 downto 1)="0010" then
            SYNDROME<=P1P_OUT xor SN_OUT;
        elsif COUNT(4 downto 1)="0011" then
            SYNDROME<=P2P_OUT xor SN_OUT;
        elsif COUNT(4 downto 1)="0100" then
            SYNDROME<=P3P_OUT xor SN_OUT;
        elsif COUNT(4 downto 1)="0101" then
            SYNDROME<=P4P_OUT xor SN_OUT;
        elsif COUNT(4 downto 1)="0110" then
            SYNDROME<=P0P_OUT xor P1P_OUT xor SN_OUT;
        elsif COUNT(4 downto 1)="0111" then
            SYNDROME<=P0P_OUT xor P2P_OUT xor SN_OUT;
        elsif COUNT(4 downto 1)="1000" then
            SYNDROME<=P0P_OUT xor P3P_OUT xor SN_OUT;
        elsif COUNT(4 downto 1)="1001" then
            SYNDROME<=P0P_OUT xor P4P_OUT xor SN_OUT;
        elsif COUNT(4 downto 1)="1010" then
            SYNDROME<=P0P_OUT xor P1P_OUT xor P2P_OUT xor SN_OUT;
        elsif COUNT(4 downto 1)="1011" then
            SYNDROME<=P0P_OUT xor P1P_OUT xor P3P_OUT xor SN_OUT;
        elsif COUNT(4 downto 1)="1100" then
            SYNDROME<=P0P_OUT xor P1P_OUT xor P4P_OUT xor SN_OUT;
        elsif COUNT(4 downto 1)="1101" then
            SYNDROME<=P0P_OUT xor P2P_OUT xor P3P_OUT xor SN_OUT;
        elsif COUNT(4 downto 1)="1110" then
            SYNDROME<=P0P_OUT xor P2P_OUT xor P4P_OUT xor SN_OUT;
        elsif COUNT(4 downto 1)="1111" then
            SYNDROME<=P0P_OUT xor P3P_OUT xor P4P_OUT xor SN_OUT;
        end if;
    end if;
end process;

```

```

-----  

--      CONMUTACIÓN  

-- Objetivo: cambia los bits que están mal en el  

--          registro por síndrome nuevo (SYNDROME)--  

-----  


```

```

process (CLK, RESET, COUNT, SYNDROME, R_TRA, PCALC, P_REC, P0P_OUT, P1P_OUT, P2P_OUT, P3P_OUT, P4P_OUT,
P0F_OUT, P1F_OUT, P2F_OUT, P3F_OUT, P4F_OUT)
begin
    if (PCALC=P_REC(4))then
        PAR<='1';
    else
        PAR<='0';
    end if;
    -- asignaciones
    if (SYNDROME="00000") then
        SYND<='0';
    else
        SYND<='1';
    end if;
end process;

```

```

end if;

if RESET = '1' then
    REGISTRO<="00000";
    -- Posiciones nuevas:
    POS_N0<="00000";
    POS_N1<="00000";
    POS_N2<="00000";
    POS_N3<="00000";
    POS_N4<="00000";
    -- Fiabilidades nuevas:
    FIA_N0<="0000";
    FIA_N1<="0000";
    FIA_N2<="0000";
    FIA_N3<="0000";
    FIA_N4<="0000";
    -- signals
    PAR<='0';
    SYND<='0';
else
    -- SINDROME: [Registro(3)]
    if SYNDROME="00000" then
        REGISTRO(3)<='0';
        FIA_N3<="0000";
        POS_N3<=SYNDROME;
    else
        REGISTRO(3)<='1';
        FIA_N3<=R_TRA;
        POS_N3<=SYNDROME;
    end if;
    -- PARIDAD [Registro(4)]
    if COUNT(4 downto 1)="0000" or COUNT(4 downto 1)="0110" or COUNT(4 downto 1)="0111" or
    COUNT(4 downto 1)="1000" or COUNT(4 downto 1)="1001" then
        if SYND=PAR then
            FIA_N4<=P_REC(3 downto 0);           -- sólo parte de fiabilidad
            REGISTRO(4)<='1';
        else
            FIA_N4<="0000";
            REGISTRO(4)<='0';
        end if;
        -- Palabras impares
    else
        if SYND=PAR then
            FIA_N4<="0000";
            REGISTRO(4)<='0';
        else
            FIA_N4<=P_REC(3 downto 0);
            REGISTRO(4)<='1';
        end if;
    end if;
    -- VECTORES DE PRUEBA (sindromes nuevos)
    if COUNT(4 downto 1)="0000" then
        REGISTRO(2 downto 0)<="000";
        FIA_N0<="0000";
        FIA_N1<="0000";
        FIA_N2<="0000";
        POS_N0<="00000";
        POS_N1<="00000";
        POS_N2<="00000";
    elsif COUNT(4 downto 1)="0001" then
        REGISTRO(2 downto 0)<="001";
        FIA_N0<=POF_OUT;
        FIA_N1<="0000";
        FIA_N2<="0000";
        POS_N0<=POP_OUT;
        POS_N1<="00000";
        POS_N2<="00000";
    end if;
end if;

```

```

        elsif COUNT(4 downto 1)="0010" then
            REGISTRO(2 downto 0)<="001";
            FIA_N0<=P1F_OUT;
            FIA_N1<="0000";
            FIA_N2<="0000";
            POS_N0<=P1P_OUT;
            POS_N1<="00000";
            POS_N2<="00000";
        elsif COUNT(4 downto 1)="0011" then
            REGISTRO(2 downto 0)<="001";
            FIA_N0<=P2F_OUT;
            FIA_N1<="0000";
            FIA_N2<="0000";
            POS_N0<=P2P_OUT;
            POS_N1<="00000";
            POS_N2<="00000";
        elsif COUNT(4 downto 1)="0100" then
            REGISTRO(2 downto 0)<="001";
            FIA_N0<=P3F_OUT;
            FIA_N1<="0000";
            FIA_N2<="0000";
            POS_N0<=P3P_OUT;
            POS_N1<="00000";
            POS_N2<="00000";
        elsif COUNT(4 downto 1)="0101" then
            REGISTRO(2 downto 0)<="001";
            FIA_N0<=P4F_OUT;
            FIA_N1<="0000";
            FIA_N2<="0000";
            POS_N0<=P4P_OUT;
            POS_N1<="00000";
            POS_N2<="00000";
        elsif COUNT(4 downto 1)="0110" then
            REGISTRO(2 downto 0)<="011";
            FIA_N0<=P0F_OUT;
            FIA_N1<=P1F_OUT;
            FIA_N2<="0000";
            POS_N0<=P0P_OUT;
            POS_N1<=P1P_OUT;
            POS_N2<="00000";
        elsif COUNT(4 downto 1)="0111" then
            REGISTRO(2 downto 0)<="011";
            FIA_N0<=P0F_OUT;
            FIA_N1<=P2F_OUT;
            FIA_N2<="0000";
            POS_N0<=P0P_OUT;
            POS_N1<=P2P_OUT;
            POS_N2<="00000";
        elsif COUNT(4 downto 1)="1000" then
            REGISTRO(2 downto 0)<="011";
            FIA_N0<=P0F_OUT;
            FIA_N1<=P3F_OUT;
            FIA_N2<="0000";
            POS_N0<=P0P_OUT;
            POS_N1<=P3P_OUT;
            POS_N2<="00000";
        elsif COUNT(4 downto 1)="1001" then
            REGISTRO(2 downto 0)<="011";
            FIA_N0<=P0F_OUT;
            FIA_N1<=P4F_OUT;
            FIA_N2<="0000";
            POS_N0<=P0P_OUT;
            POS_N1<=P4P_OUT;
            POS_N2<="00000";
        elsif COUNT(4 downto 1)="1010" then
            REGISTRO(2 downto 0)<="111";
            FIA_N0<=P0F_OUT;

```

```

FIA_N1<=P1F_OUT;
FIA_N2<=P2F_OUT;
POS_N0<=POP_OUT;
POS_N1<=PIP_OUT;
POS_N2<=P2P_OUT;
elsif COUNT(4 downto 1)="1011" then
    REGISTRO(2 downto 0)<="111";
    FIA_N0<=POF_OUT;
    FIA_N1<=P1F_OUT;
    FIA_N2<=P3F_OUT;
    POS_N0<=POP_OUT;
    POS_N1<=PIP_OUT;
    POS_N2<=P3P_OUT;
elsif COUNT(4 downto 1)="1100" then
    REGISTRO(2 downto 0)<="111";
    FIA_N0<=POF_OUT;
    FIA_N1<=P1F_OUT;
    FIA_N2<=P4F_OUT;
    POS_N0<=POP_OUT;
    POS_N1<=PIP_OUT;
    POS_N2<=P4P_OUT;
elsif COUNT(4 downto 1)="1101" then
    REGISTRO(2 downto 0)<="111";
    FIA_N0<=POF_OUT;
    FIA_N1<=P2F_OUT;
    FIA_N2<=P3F_OUT;
    POS_N0<=POP_OUT;
    POS_N1<=P2P_OUT;
    POS_N2<=P3P_OUT;
elsif COUNT(4 downto 1)="1110" then
    REGISTRO(2 downto 0)<="111";
    FIA_N0<=POF_OUT;
    FIA_N1<=P2F_OUT;
    FIA_N2<=P4F_OUT;
    POS_N0<=POP_OUT;
    POS_N1<=P2P_OUT;
    POS_N2<=P4P_OUT;
elsif COUNT(4 downto 1)="1111" then
    REGISTRO(2 downto 0)<="111";
    FIA_N0<=POF_OUT;
    FIA_N1<=P3F_OUT;
    FIA_N2<=P4F_OUT;
    POS_N0<=POP_OUT;
    POS_N1<=P3P_OUT;
    POS_N2<=P4P_OUT;
end if;
end if;
end process;

```

```

-- GESTION DE MEMORIA PARA R PRIMA
-- Objetivo: manejar las memorias de recepción, tratamiento y emisión para R'
-- Según la pos de GALOIS va guardando R' Y según el síndrome
-- nuevo (SYNDOME), saca los datos de la memoria
--
```

```

process (CLK, RST, R, SYNDROME, GALOIS, DO1, DO2, DO3)
begin
--inicializaciones
    if RST = '1' then
        gestion<="01";
        R_TRA<="0000";
        R_EMI<="00000";
        RW1<='1';
        RW2<='0';
        RW3<='0';
    end if;

```

```

if gestion="01" then
-- mem1 recepcion ;         mem2-emision ;         mem3-tratamiento
    RW1<='1';
    RW2<='0';
    RW3<='0';
    DI<=R;
    ADR1<=GALOIS;
    ADR2<=GALOIS;
    ADR3<=SYNDROME;
    R_TRA<=DO3(3 downto 0);
    R_EMI<=DO2;
    if FLAG31='1' and clk='0' and clk'event then
        gestion<="10";
    end if;
elsif gestion="10" then
-- mem1 trata ;         mem2-recibe ;         mem3-cmitc
    RW1<='0';
    RW2<='1';
    RW3<='0';
    DI<=R;
    ADR1<=SYNDROME;
    ADR2<=GALOIS;
    ADR3<=GALOIS;
    R_TRA<=DO1(3 downto 0);
    R_EMI<=DO3;
    if FLAG31='1' and clk'event and clk='0' then
        gestion<="11";
    end if;
elsif gestion="11" then
-- gestion=3:      m1 cmitc, m2 trata, m3 recibe
    RW1<='0';
    RW2<='0';
    RW3<='1';
    DI<=R;
    ADR1<=GALOIS;
    ADR2<=SYNDROME;
    ADR3<=GALOIS;
    R_TRA<=DO2(3 downto 0);
    R_EMI<=DO1;
    if FLAG31='1' and clk'event and clk='0' then
        gestion<="01";
    end if;
end if;
end process;

```

```

-- GESTIÓN DE MEMORIAS PARA Ro
-- Objetivo: tratamiento y emisión para Ro según la pos de GALOIS va guardando R
-- Y según el síndrome nuevo (SYNDROME), saca los datos de la memoria
--
```

```

process (CLK, RST, Ro, GALOIS, DO4, DO5, DO6)
begin
    ADRo<=GALOIS;
    if RST = '1' then
        gestiono<="01";
    end if;
    if gestiono="01" then
        Dlo<=Ro;
        Ro_FIA<=DO6;
        if FLAG31='1' and clk='0' and clk'event then
            gestiono<="10";
        end if;
    elsif gestiono="10" then
        Dlo<=Ro;
        Ro_FIA<=DO4;
        if FLAG31='1' and clk'event and clk='0' then

```

```

        gestiono<="11";
    end if;
    elsif gestiono="11" then
        Dlo<=Ro;
        Ro_FIA<=D05;
        if FLAG31='1' and clk'event and clk='0' then
            gestiono<="01";
        end if;
    end if;
end process;

-----
--      DELAY FIABILIDAD
-- Funcionalidad: Guarda los valores de la fiabilidad --
--                durante 32 periodos de reloj para           --
--                que se puedan usar en Emisión.          --
-----

process (FLAG00,FLAG31,RESET,CLK,P0F_OUT,P1F_OUT,P2F_OUT,P3F_OUT,P4F_OUT)
  VARIABLE DEL0: STD_LOGIC_VECTOR(3 downto 0);
  VARIABLE DEL1: STD_LOGIC_VECTOR(3 downto 0);
  VARIABLE DEL2: STD_LOGIC_VECTOR(3 downto 0);
  VARIABLE DEL3: STD_LOGIC_VECTOR(3 downto 0);
  VARIABLE DEL4: STD_LOGIC_VECTOR(3 downto 0);
  VARIABLE DEL0I: STD_LOGIC_VECTOR(3 downto 0);
  VARIABLE DEL1I: STD_LOGIC_VECTOR(3 downto 0);
  VARIABLE DEL2I: STD_LOGIC_VECTOR(3 downto 0);
  VARIABLE DEL3I: STD_LOGIC_VECTOR(3 downto 0);
  VARIABLE DEL4I: STD_LOGIC_VECTOR(3 downto 0);

begin
  if RESET='1' then
    DEL0I:="0000";
    DEL1I:="0000";
    DEL2I:="0000";
    DEL3I:="0000";
    DEL4I:="0000";
    DEL0:="0000";
    DEL1:="0000";
    DEL2:="0000";
    DEL3:="0000";
    DEL4:="0000";
  elsif FLAG31='1' and clk'event and clk='0' then
    DEL0:=DEL0I;
    DEL1:=DEL1I;
    DEL2:=DEL2I;
    DEL3:=DEL3I;
    DEL4:=DEL4I;
    DEL0I:=P0F_OUT;
    DEL1I:=P1F_OUT;
    DEL2I:=P2F_OUT;
    DEL3I:=P3F_OUT;
    DEL4I:=P4F_OUT;
    P0F<=DEL0;
    P1F<=DEL1;
    P2F<=DEL2;
    P3F<=DEL3;
    P4F<=DEL4;
  end if;
end process;

```

```

----- CÁLCULO DE MÉTRICA -----
-- Objetivo: Calcula la métrica y pone a cero los bits del REGISTRO2 de las posiciones que se repiten. --



process (CLK, RESET, REGISTRO, POS_N0, POS_N1, POS_N2, POS_N3, POS_N4, FIA_N0, FIA_N1, FIA_N2, FIA_N3, FIA_N4)
    VARIABLE SUM_FIA0: STD_LOGIC_VECTOR(6 downto 0);
    VARIABLE SUM_FIA1: STD_LOGIC_VECTOR(6 downto 0);
    VARIABLE SUM_FIA2: STD_LOGIC_VECTOR(6 downto 0);
    VARIABLE SUM_FIA3: STD_LOGIC_VECTOR(6 downto 0);
    VARIABLE SUM_FIA4: STD_LOGIC_VECTOR(6 downto 0);
    -- Para saber si se repitió con el síndrome alguna palabra:
    VARIABLE REPETICION: STD_LOGIC_VECTOR(2 downto 0);
begin
    if RST='1' then
        REGISTRO2<="00000";
        REPETICION:="000";
        SUM_FIA0:="0000000";
        SUM_FIA1:="0000000";
        SUM_FIA2:="0000000";
        SUM_FIA3:="0000000";
        SUM_FIA4:="0000000";
        SUMA<="0000000";
    end if;
    -- posición_dcl_síndrome == pos0 ?
    if POS_N0=POS_N3 then
        if POS_N0=POS_N3 then
            SUM_FIA0:="0000000";
            REPETICION(0):='1';
            REGISTRO2(0)<='0';
        else
            SUM_FIA0(3 downto 0):=FIA_N0;
            SUM_FIA0(6 downto 4):="000";
            REPETICION(0):='0';
            REGISTRO2(0)<=REGISTRO(0);
        end if;
    -- posición_dcl_síndrome == pos1 ?
    if POS_N1=POS_N3 then
        if POS_N1=POS_N3 then
            SUM_FIA1:="0000000";
            REPETICION(1):='1';
            REGISTRO2(1)<='0';
        else
            SUM_FIA1(3 downto 0):=FIA_N1;
            SUM_FIA1(6 downto 4):="000";
            REPETICION(1):='0';
            REGISTRO2(1)<=REGISTRO(1);
        end if;
    -- posición_dcl_síndrome == pos2 ?
    if POS_N2=POS_N3 then
        if POS_N2=POS_N3 then
            SUM_FIA2:="0000000";
            REPETICION(2):='1';
            REGISTRO2(2)<='0';
        else
            SUM_FIA2(3 downto 0):=FIA_N2;
            SUM_FIA2(6 downto 4):="000";
            REPETICION(2):='0';
            REGISTRO2(2)<=REGISTRO(2);
        end if;
    -- Sumatoria y cálculo de valores de salida:
    SUM_FIA3(3 downto 0):=FIA_N3;
    SUM_FIA3(6 downto 4):="000";
    SUM_FIA4(3 downto 0):=FIA_N4;
    SUM_FIA4(6 downto 4):="000";
    SUMA<=SUM_FIA4+SUM_FIA3+SUM_FIA2+SUM_FIA1+SUM_FIA0;
    -- REGISTRO2(4 downto 3):
    REGISTRO2(3)<=REGISTRO(3);
    REGISTRO2(4)<=REGISTRO(4);
end process;

```

```
--  
-- PALABRAS CONCURRENTES  
--  
-- Objetivo: Guarda la posición, métrica y registro de la palabra designada y de las 3 palabras concurrentes.  
--  
  
process (COUNT, FLAG00, FLAG31, RESET, SUMA, REGISTRO2, POS_N0, POS_N1, POS_N2, POS_N3, POS_N4)  
  
    -- Palabra designada  
    VARIABLE SMETO: STD_LOGIC_VECTOR(5 downto 0);  
    VARIABLE SREG0: STD_LOGIC_VECTOR(4 downto 0);  
    VARIABLE SPOS00: STD_LOGIC_VECTOR(4 downto 0);  
    VARIABLE SPOS01: STD_LOGIC_VECTOR(4 downto 0);  
    VARIABLE SPOS02: STD_LOGIC_VECTOR(4 downto 0);  
    VARIABLE SPOS03: STD_LOGIC_VECTOR(4 downto 0);  
  
    -- Palabra concurrente 1  
    VARIABLE SMET1: STD_LOGIC_VECTOR(5 downto 0);  
    VARIABLE SREG1: STD_LOGIC_VECTOR(4 downto 0);  
    VARIABLE SPOS10: STD_LOGIC_VECTOR(4 downto 0);  
    VARIABLE SPOS11: STD_LOGIC_VECTOR(4 downto 0);  
    VARIABLE SPOS12: STD_LOGIC_VECTOR(4 downto 0);  
    VARIABLE SPOS13: STD_LOGIC_VECTOR(4 downto 0);  
  
    -- Palabra concurrente 2  
    VARIABLE SMET2: STD_LOGIC_VECTOR(5 downto 0);  
    VARIABLE SREG2: STD_LOGIC_VECTOR(4 downto 0);  
    VARIABLE SPOS20: STD_LOGIC_VECTOR(4 downto 0);  
    VARIABLE SPOS21: STD_LOGIC_VECTOR(4 downto 0);  
    VARIABLE SPOS22: STD_LOGIC_VECTOR(4 downto 0);  
    VARIABLE SPOS23: STD_LOGIC_VECTOR(4 downto 0);  
  
    -- Palabra concurrente 3  
    VARIABLE SMET3: STD_LOGIC_VECTOR(5 downto 0);  
    VARIABLE SREG3: STD_LOGIC_VECTOR(4 downto 0);  
    VARIABLE SPOS30: STD_LOGIC_VECTOR(4 downto 0);  
    VARIABLE SPOS31: STD_LOGIC_VECTOR(4 downto 0);  
    VARIABLE SPOS32: STD_LOGIC_VECTOR(4 downto 0);  
    VARIABLE SPOS33: STD_LOGIC_VECTOR(4 downto 0);  
  
    -- Palabra designada  
    VARIABLE TMETO: STD_LOGIC_VECTOR(5 downto 0);  
    VARIABLE TREG0: STD_LOGIC_VECTOR(4 downto 0);  
    VARIABLE TPOS00: STD_LOGIC_VECTOR(4 downto 0);  
    VARIABLE TPOS01: STD_LOGIC_VECTOR(4 downto 0);  
    VARIABLE TPOS02: STD_LOGIC_VECTOR(4 downto 0);  
    VARIABLE TPOS03: STD_LOGIC_VECTOR(4 downto 0);  
  
    -- Palabra concurrente 1  
    VARIABLE TMET1: STD_LOGIC_VECTOR(5 downto 0);  
    VARIABLE TREG1: STD_LOGIC_VECTOR(4 downto 0);  
    VARIABLE TPOS10: STD_LOGIC_VECTOR(4 downto 0);  
    VARIABLE TPOS11: STD_LOGIC_VECTOR(4 downto 0);  
    VARIABLE TPOS12: STD_LOGIC_VECTOR(4 downto 0);  
    VARIABLE TPOS13: STD_LOGIC_VECTOR(4 downto 0);  
  
    -- Palabra concurrente 2  
    VARIABLE TMET2: STD_LOGIC_VECTOR(5 downto 0);  
    VARIABLE TREG2: STD_LOGIC_VECTOR(4 downto 0);  
    VARIABLE TPOS20: STD_LOGIC_VECTOR(4 downto 0);  
    VARIABLE TPOS21: STD_LOGIC_VECTOR(4 downto 0);  
    VARIABLE TPOS22: STD_LOGIC_VECTOR(4 downto 0);  
    VARIABLE TPOS23: STD_LOGIC_VECTOR(4 downto 0);  
  
    -- Palabra concurrente 3  
    VARIABLE TMET3: STD_LOGIC_VECTOR(5 downto 0);  
    VARIABLE TREG3: STD_LOGIC_VECTOR(4 downto 0);  
    VARIABLE TPOS30: STD_LOGIC_VECTOR(4 downto 0);
```

```
VARIABLE TPOS31: STD_LOGIC_VECTOR(4 downto 0);
VARIABLE TPOS32: STD_LOGIC_VECTOR(4 downto 0);
VARIABLE TPOS33: STD_LOGIC_VECTOR(4 downto 0);

begin

    if RESET = '1' then
        -- SALIDAS:
            -- Palabra decidida
            TMET0:="000000";
            TREG0:="00000";
            TPOS00:="00000";
            TPOS01:="00000";
            TPOS02:="00000";
            TPOS03:="00000";

            -- Palabra concurrente 1
            TMET1:="000000";
            TREG1:="00000";
            TPOS10:="00000";
            TPOS11:="00000";
            TPOS12:="00000";
            TPOS13:="00000";

            -- Palabra concurrente 2
            TMET2:="000000";
            TREG2:="00000";
            TPOS20:="00000";
            TPOS21:="00000";
            TPOS22:="00000";
            TPOS23:="00000";

            -- Palabra concurrente 3
            TMET3:="000000";
            TREG3:="00000";
            TPOS30:="00000";
            TPOS31:="00000";
            TPOS32:="00000";
            TPOS33:="00000";

        -- SEÑALES
            -- Palabra decidida
            SMET0:="111111";
            SREG0:="00000";
            SPOS00:="00000";
            SPOS01:="00000";
            SPOS02:="00000";
            SPOS03:="00000";

            -- Palabra concurrente 1
            SMET1:="111111";
            SREG1:="00000";
            SPOS10:="00000";
            SPOS11:="00000";
            SPOS12:="00000";
            SPOS13:="00000";

            -- Palabra concurrente 2
            SMET2:="111111";
            SREG2:="00000";
            SPOS20:="00000";
            SPOS21:="00000";
            SPOS22:="00000";
            SPOS23:="00000";

            -- Palabra concurrente 3
```

```

SMET3:="11111";
SREG3:="00000";
SPOS30:="00000";
SPOS31:="00000";
SPOS32:="00000";
SPOS33:="00000";

else
    if FLAG00='1' then
        -- SALIDAS:
            -- Palabra decidida
            MET0<=TMET0;
            REG0<=TREG0;
            POS00<=TPOS00;
            POS01<=TPOS01;
            POS02<=TPOS02;
            POS03<=TPOS03;

            -- Palabra concurrente 1
            MET1<=TMET1;
            REG1<=TREG1;
            POS10<=TPOS10;
            POS11<=TPOS11;
            POS12<=TPOS12;
            POS13<=TPOS13;

            -- Palabra concurrente 2
            MET2<=TMET2;
            REG2<=TREG2;
            POS20<=TPOS20;
            POS21<=TPOS21;
            POS22<=TPOS22;
            POS23<=TPOS23;

            -- Palabra concurrente 3
            MET3<=TMET3;
            REG3<=TREG3;
            POS30<=TPOS30;
            POS31<=TPOS31;
            POS32<=TPOS32;
            POS33<=TPOS33;

        -- SEÑALES
            -- Palabra decidida
            SMET0:="11111";
            SREG0:="00000";
            SPOS00:="00000";
            SPOS01:="00000";
            SPOS02:="00000";
            SPOS03:="00000";

            -- Palabra concurrente 1
            SMET1:="11111";
            SREG1:="00000";
            SPOS10:="00000";
            SPOS11:="00000";
            SPOS12:="00000";
            SPOS13:="00000";

            -- Palabra concurrente 2
            SMET2:="11111";
            SREG2:="00000";
            SPOS20:="00000";
            SPOS21:="00000";
            SPOS22:="00000";
            SPOS23:="00000";

```

```
-- Palabra concurrente 3
SMET3:="111111";
SREG3:="00000";
SPOS30:="00000";
SPOS31:="00000";
SPOS32:="00000";
SPOS33:="00000";

clsif FLAG31='1' then--and CLK='1' and CLK'event then

-- TEMPORALES:
    -- Palabra decidida
    TMET0:=SMET0;
    TREG0:=SREG0;
    TPOS00:=SPOS00;
    TPOS01:=SPOS01;
    TPOS02:=SPOS02;
    TPOS03:=SPOS03;

    -- Palabra concurrente 1
    TMET1:=SMET1;
    TREG1:=SREG1;
    TPOS10:=SPOS10;
    TPOS11:=SPOS11;
    TPOS12:=SPOS12;
    TPOS13:=SPOS13;

    -- Palabra concurrente 2
    TMET2:=SMET2;
    TREG2:=SREG2;
    TPOS20:=SPOS20;
    TPOS21:=SPOS21;
    TPOS22:=SPOS22;
    TPOS23:=SPOS23;

    -- Palabra concurrente 3
    TMET3:=SMET3;
    TREG3:=SREG3;
    TPOS30:=SPOS30;
    TPOS31:=SPOS31;
    TPOS32:=SPOS32;
    TPOS33:=SPOS33;

end if;

-- Cálculo de la menor métrica en pila:
if SUMA(5 downto 0)<=SMET0 and COUNT(0)='1' then-- and CLK'event and CLK='1' and COUNT1='0' then
    -- Guarda en pila los valores de 2 en 3:
    SMET3:=SMET2;
    SREG3:=SREG2;
    SPOS30:=SPOS20;
    SPOS31:=SPOS21;
    SPOS32:=SPOS22;
    SPOS33:=SPOS23;
    -- Guarda en pila los valores de 1 en 2:
    SMET2:=SMET1;
    SREG2:=SREG1;
    SPOS20:=SPOS10;
    SPOS21:=SPOS11;
    SPOS22:=SPOS12;
    SPOS23:=SPOS13;
    -- Guarda en pila los valores de 0 en 1:
    SMET1:=SMET0;
    SREG1:=SREG0;
    SPOS10:=SPOS00;
    SPOS11:=SPOS01;
    SPOS12:=SPOS02;
```

```

SPOS13:=SPOS03;
-- Nuevos valores en 0:
SMET0:=SUMA(5 downto 0);
SREG0:=REGISTRO2;
SPOS00:=POS_N0;
SPOS01:=POS_N1;
SPOS02:=POS_N2;
SPOS03:=POS_N3;
elsif SUMA(5 downto 0)<=SMET1 and COUNT(0)='1' then--CLK'event and CLK='1' and COUNT1='0' then
    -- Guarda en pila los valores de 2 en 3:
    SMET3:=SMET2;
    SREG3:=SREG2;
    SPOS30:=SPOS20;
    SPOS31:=SPOS21;
    SPOS32:=SPOS22;
    SPOS33:=SPOS23;
    -- Guarda en pila los valores de 1 en 2:
    SMET2:=SMET1;
    SREG2:=SREG1;
    SPOS20:=SPOS10;
    SPOS21:=SPOS11;
    SPOS22:=SPOS12;
    SPOS23:=SPOS13;
    -- Nuevos valores en 1:
    SMET1:=SUMA(5 downto 0);
    SREG1:=REGISTRO2;
    SPOS10:=POS_N0;
    SPOS11:=POS_N1;
    SPOS12:=POS_N2;
    SPOS13:=POS_N3;
elsif SUMA<=SMET2 and COUNT(0)='1' then--CLK'event and CLK='1' and COUNT1='0' then
    -- Guarda en pila los valores de 2 en 3:
    SMET3:=SMET2;
    SREG3:=SREG2;
    SPOS30:=SPOS20;
    SPOS31:=SPOS21;
    SPOS32:=SPOS22;
    SPOS33:=SPOS23;
    -- Nuevos valores en 2:
    SMET2:=SUMA(5 downto 0);
    SREG2:=REGISTRO2;
    SPOS20:=POS_N0;
    SPOS21:=POS_N1;
    SPOS22:=POS_N2;
    SPOS23:=POS_N3;
elsif SUMA<=SMET3 and COUNT(0)='1' then--CLK'event and CLK='1' and COUNT1='0' then
    -- Nuevos valores en 2:
    SMET3:=SUMA(5 downto 0);
    SREG3:=REGISTRO2;
    SPOS30:=POS_N0;
    SPOS31:=POS_N1;
    SPOS32:=POS_N2;
    SPOS33:=POS_N3;
end if;
end if;
end process;

```

```
-----  
--      MEMORIA RAM 1      --  
-----  
  
process (RW1, ADRI, DI, CLK, RESET)  
  
variable D100: STD_LOGIC_VECTOR (4 downto 0);  
variable D101: STD_LOGIC_VECTOR (4 downto 0);  
variable D102: STD_LOGIC_VECTOR (4 downto 0);  
variable D103: STD_LOGIC_VECTOR (4 downto 0);  
variable D104: STD_LOGIC_VECTOR (4 downto 0);  
variable D105: STD_LOGIC_VECTOR (4 downto 0);  
variable D106: STD_LOGIC_VECTOR (4 downto 0);  
variable D107: STD_LOGIC_VECTOR (4 downto 0);  
variable D108: STD_LOGIC_VECTOR (4 downto 0);  
variable D109: STD_LOGIC_VECTOR (4 downto 0);  
variable D110: STD_LOGIC_VECTOR (4 downto 0);  
variable D111: STD_LOGIC_VECTOR (4 downto 0);  
variable D112: STD_LOGIC_VECTOR (4 downto 0);  
variable D113: STD_LOGIC_VECTOR (4 downto 0);  
variable D114: STD_LOGIC_VECTOR (4 downto 0);  
variable D115: STD_LOGIC_VECTOR (4 downto 0);  
variable D116: STD_LOGIC_VECTOR (4 downto 0);  
variable D117: STD_LOGIC_VECTOR (4 downto 0);  
variable D118: STD_LOGIC_VECTOR (4 downto 0);  
variable D119: STD_LOGIC_VECTOR (4 downto 0);  
variable D120: STD_LOGIC_VECTOR (4 downto 0);  
variable D121: STD_LOGIC_VECTOR (4 downto 0);  
variable D122: STD_LOGIC_VECTOR (4 downto 0);  
variable D123: STD_LOGIC_VECTOR (4 downto 0);  
variable D124: STD_LOGIC_VECTOR (4 downto 0);  
variable D125: STD_LOGIC_VECTOR (4 downto 0);  
variable D126: STD_LOGIC_VECTOR (4 downto 0);  
variable D127: STD_LOGIC_VECTOR (4 downto 0);  
variable D128: STD_LOGIC_VECTOR (4 downto 0);  
variable D129: STD_LOGIC_VECTOR (4 downto 0);  
variable D130: STD_LOGIC_VECTOR (4 downto 0);  
variable D131: STD_LOGIC_VECTOR (4 downto 0);  
  
begin  
--resct  
    if RESET = '1' then  
        D100:="00000";  
        D101:="00000";  
        D102:="00000";  
        D103:="00000";  
        D104:="00000";  
        D105:="00000";  
        D106:="00000";  
        D107:="00000";  
        D108:="00000";  
        D109:="00000";  
        D110:="00000";  
        D111:="00000";  
        D112:="00000";  
        D113:="00000";  
        D114:="00000";  
        D115:="00000";  
        D116:="00000";  
        D117:="00000";  
        D118:="00000";  
        D119:="00000";  
        D120:="00000";  
        D121:="00000";  
        D122:="00000";  
        D123:="00000";
```

```

D124:="00000";
D125:="00000";
D126:="00000";
D127:="00000";
D128:="00000";
D129:="00000";
D130:="00000";
D131:="00000";
--read
  elsif RW1 = '0' then
    case ADR1 is
      when "10010" => DO1(4 downto 0)<= D100;
      when "01001" => DO1(4 downto 0)<= D101;
      when "10110" => DO1(4 downto 0)<= D102;
      when "01011" => DO1(4 downto 0)<= D103;
      when "10111" => DO1(4 downto 0)<= D104;
      when "11001" => DO1(4 downto 0)<= D105;
      when "11110" => DO1(4 downto 0)<= D106;
      when "01111" => DO1(4 downto 0)<= D107;
      when "10101" => DO1(4 downto 0)<= D108;
      when "11000" => DO1(4 downto 0)<= D109;
      when "01100" => DO1(4 downto 0)<= D110;
      when "00110" => DO1(4 downto 0)<= D111;
      when "00011" => DO1(4 downto 0)<= D112;
      when "10011" => DO1(4 downto 0)<= D113;
      when "11011" => DO1(4 downto 0)<= D114;
      when "11111" => DO1(4 downto 0)<= D115;
      when "11101" => DO1(4 downto 0)<= D116;
      when "11100" => DO1(4 downto 0)<= D117;
      when "01110" => DO1(4 downto 0)<= D118;
      when "00111" => DO1(4 downto 0)<= D119;
      when "10001" => DO1(4 downto 0)<= D120;
      when "11010" => DO1(4 downto 0)<= D121;
      when "01101" => DO1(4 downto 0)<= D122;
      when "10100" => DO1(4 downto 0)<= D123;
      when "01010" => DO1(4 downto 0)<= D124;
      when "00101" => DO1(4 downto 0)<= D125;
      when "10000" => DO1(4 downto 0)<= D126;
      when "01000" => DO1(4 downto 0)<= D127;
      when "00100" => DO1(4 downto 0)<= D128;
      when "00010" => DO1(4 downto 0)<= D129;
      when "00001" => DO1(4 downto 0)<= D130;
      when "00000" => DO1(4 downto 0)<= D131;
      when others => D100(4 downto 0):= D100;
    end case;
  --write
  else
    case ADR1 is
      when "10010" => D100(4 downto 0):= DI;
      when "01001" => D101(4 downto 0):= DI;
      when "10110" => D102(4 downto 0):= DI;
      when "01011" => D103(4 downto 0):= DI;
      when "10111" => D104(4 downto 0):= DI;
      when "11001" => D105(4 downto 0):= DI;
      when "11110" => D106(4 downto 0):= DI;
      when "01111" => D107(4 downto 0):= DI;
      when "10101" => D108(4 downto 0):= DI;
      when "11000" => D109(4 downto 0):= DI;
      when "01100" => D110(4 downto 0):= DI;
      when "00110" => D111(4 downto 0):= DI;
      when "00011" => D112(4 downto 0):= DI;
      when "10011" => D113(4 downto 0):= DI;
      when "11011" => D114(4 downto 0):= DI;
      when "11111" => D115(4 downto 0):= DI;
      when "11101" => D116(4 downto 0):= DI;
      when "11100" => D117(4 downto 0):= DI;
      when "01110" => D118(4 downto 0):= DI;
    end case;
  end if;
end process;

```

```

        when "00111" => D119(4 downto 0):= DI;
        when "10001" => D120(4 downto 0):= DI;
        when "11010" => D121(4 downto 0):= DI;
        when "01101" => D122(4 downto 0):= DI;
        when "10100" => D123(4 downto 0):= DI;
        when "01010" => D124(4 downto 0):= DI;
        when "00101" => D125(4 downto 0):= DI;
        when "10000" => D126(4 downto 0):= DI;
        when "01000" => D127(4 downto 0):= DI;
        when "00100" => D128(4 downto 0):= DI;
        when "00010" => D129(4 downto 0):= DI;
        when "00001" => D130(4 downto 0):= DI;
        when "00000" => D131(4 downto 0):= DI;
        when others => D100(4 downto 0):= D100;
    end case;
end if;
end process;

-----  

--      MEMORIA RAM 2      --
-----
```

```

process (RW2, ADR2, DI, CLK, RESET)
variable D200: STD_LOGIC_VECTOR (4 downto 0);
variable D201: STD_LOGIC_VECTOR (4 downto 0);
variable D202: STD_LOGIC_VECTOR (4 downto 0);
variable D203: STD_LOGIC_VECTOR (4 downto 0);
variable D204: STD_LOGIC_VECTOR (4 downto 0);
variable D205: STD_LOGIC_VECTOR (4 downto 0);
variable D206: STD_LOGIC_VECTOR (4 downto 0);
variable D207: STD_LOGIC_VECTOR (4 downto 0);
variable D208: STD_LOGIC_VECTOR (4 downto 0);
variable D209: STD_LOGIC_VECTOR (4 downto 0);
variable D210: STD_LOGIC_VECTOR (4 downto 0);
variable D211: STD_LOGIC_VECTOR (4 downto 0);
variable D212: STD_LOGIC_VECTOR (4 downto 0);
variable D213: STD_LOGIC_VECTOR (4 downto 0);
variable D214: STD_LOGIC_VECTOR (4 downto 0);
variable D215: STD_LOGIC_VECTOR (4 downto 0);
variable D216: STD_LOGIC_VECTOR (4 downto 0);
variable D217: STD_LOGIC_VECTOR (4 downto 0);
variable D218: STD_LOGIC_VECTOR (4 downto 0);
variable D219: STD_LOGIC_VECTOR (4 downto 0);
variable D220: STD_LOGIC_VECTOR (4 downto 0);
variable D221: STD_LOGIC_VECTOR (4 downto 0);
variable D222: STD_LOGIC_VECTOR (4 downto 0);
variable D223: STD_LOGIC_VECTOR (4 downto 0);
variable D224: STD_LOGIC_VECTOR (4 downto 0);
variable D225: STD_LOGIC_VECTOR (4 downto 0);
variable D226: STD_LOGIC_VECTOR (4 downto 0);
variable D227: STD_LOGIC_VECTOR (4 downto 0);
variable D228: STD_LOGIC_VECTOR (4 downto 0);
variable D229: STD_LOGIC_VECTOR (4 downto 0);
variable D230: STD_LOGIC_VECTOR (4 downto 0);
variable D231: STD_LOGIC_VECTOR (4 downto 0);
begin
--reset
    if RESET = '1' then
        D200:="00000";
        D201:="00000";
        D202:="00000";
        D203:="00000";
        D204:="00000";
        D205:="00000";
        D206:="00000";
        D207:="00000";
        D208:="00000";
    end if;
end process;
```

```

D209:="00000";
D210:="00000";
D211:="00000";
D212:="00000";
D213:="00000";
D214:="00000";
D215:="00000";
D216:="00000";
D217:="00000";
D218:="00000";
D219:="00000";
D220:="00000";
D221:="00000";
D222:="00000";
D223:="00000";
D224:="00000";
D225:="00000";
D226:="00000";
D227:="00000";
D228:="00000";
D229:="00000";
D230:="00000";
D231:="00000";

--read
    elsif RW2 = '0' then
        case ADR2 is
            when "10010" => DO2(4 downto 0)<= D200;
            when "01001" => DO2(4 downto 0)<= D201;
            when "10110" => DO2(4 downto 0)<= D202;
            when "01011" => DO2(4 downto 0)<= D203;
            when "10111" => DO2(4 downto 0)<= D204;
            when "11001" => DO2(4 downto 0)<= D205;
            when "11110" => DO2(4 downto 0)<= D206;
            when "01111" => DO2(4 downto 0)<= D207;
            when "10101" => DO2(4 downto 0)<= D208;
            when "11000" => DO2(4 downto 0)<= D209;
            when "01100" => DO2(4 downto 0)<= D210;
            when "00110" => DO2(4 downto 0)<= D211;
            when "00011" => DO2(4 downto 0)<= D212;
            when "10011" => DO2(4 downto 0)<= D213;
            when "11011" => DO2(4 downto 0)<= D214;
            when "11111" => DO2(4 downto 0)<= D215;
            when "11101" => DO2(4 downto 0)<= D216;
            when "11100" => DO2(4 downto 0)<= D217;
            when "01110" => DO2(4 downto 0)<= D218;
            when "00111" => DO2(4 downto 0)<= D219;
            when "10001" => DO2(4 downto 0)<= D220;
            when "11010" => DO2(4 downto 0)<= D221;
            when "01101" => DO2(4 downto 0)<= D222;
            when "10100" => DO2(4 downto 0)<= D223;
            when "01010" => DO2(4 downto 0)<= D224;
            when "00101" => DO2(4 downto 0)<= D225;
            when "10000" => DO2(4 downto 0)<= D226;
            when "01000" => DO2(4 downto 0)<= D227;
            when "00100" => DO2(4 downto 0)<= D228;
            when "00010" => DO2(4 downto 0)<= D229;
            when "00001" => DO2(4 downto 0)<= D230;
            when others => D200(4 downto 0):= D200;
        end case;
    --write
    else
        case ADR2 is
            when "10010" => D200(4 downto 0):= DI;
            when "01001" => D201(4 downto 0):= DI;
            when "10110" => D202(4 downto 0):= DI;
            when "01011" => D203(4 downto 0):= DI;
        end case;
    end if;
end process;

```

```

when "10111" => D204(4 downto 0):= DI;
when "11001" => D205(4 downto 0):= DI;
when "11110" => D206(4 downto 0):= DI;
when "01111" => D207(4 downto 0):= DI;
when "10101" => D208(4 downto 0):= DI;
when "11000" => D209(4 downto 0):= DI;
when "01100" => D210(4 downto 0):= DI;
when "00110" => D211(4 downto 0):= DI;
when "00011" => D212(4 downto 0):= DI;
when "10011" => D213(4 downto 0):= DI;
when "11011" => D214(4 downto 0):= DI;
when "11111" => D215(4 downto 0):= DI;
when "11101" => D216(4 downto 0):= DI;
when "11100" => D217(4 downto 0):= DI;
when "01110" => D218(4 downto 0):= DI;
when "00111" => D219(4 downto 0):= DI;
when "10001" => D220(4 downto 0):= DI;
when "11010" => D221(4 downto 0):= DI;
when "01101" => D222(4 downto 0):= DI;
when "10100" => D223(4 downto 0):= DI;
when "01010" => D224(4 downto 0):= DI;
when "00101" => D225(4 downto 0):= DI;
when "10000" => D226(4 downto 0):= DI;
when "01000" => D227(4 downto 0):= DI;
when "00100" => D228(4 downto 0):= DI;
when "00010" => D229(4 downto 0):= DI;
when "00001" => D230(4 downto 0):= DI;
when "00000" => D231(4 downto 0):= DI;
when others => D200(4 downto 0):= D200;
end case;
end if;
end process;

```

-- MEMORIA RAM 3 --

```

process (RW3, ADR3, DI, CLK, RESET)
begin
variable D300: STD_LOGIC_VECTOR (4 downto 0);
variable D301: STD_LOGIC_VECTOR (4 downto 0);
variable D302: STD_LOGIC_VECTOR (4 downto 0);
variable D303: STD_LOGIC_VECTOR (4 downto 0);
variable D304: STD_LOGIC_VECTOR (4 downto 0);
variable D305: STD_LOGIC_VECTOR (4 downto 0);
variable D306: STD_LOGIC_VECTOR (4 downto 0);
variable D307: STD_LOGIC_VECTOR (4 downto 0);
variable D308: STD_LOGIC_VECTOR (4 downto 0);
variable D309: STD_LOGIC_VECTOR (4 downto 0);
variable D310: STD_LOGIC_VECTOR (4 downto 0);
variable D311: STD_LOGIC_VECTOR (4 downto 0);
variable D312: STD_LOGIC_VECTOR (4 downto 0);
variable D313: STD_LOGIC_VECTOR (4 downto 0);
variable D314: STD_LOGIC_VECTOR (4 downto 0);
variable D315: STD_LOGIC_VECTOR (4 downto 0);
variable D316: STD_LOGIC_VECTOR (4 downto 0);
variable D317: STD_LOGIC_VECTOR (4 downto 0);
variable D318: STD_LOGIC_VECTOR (4 downto 0);
variable D319: STD_LOGIC_VECTOR (4 downto 0);
variable D320: STD_LOGIC_VECTOR (4 downto 0);
variable D321: STD_LOGIC_VECTOR (4 downto 0);
variable D322: STD_LOGIC_VECTOR (4 downto 0);
variable D323: STD_LOGIC_VECTOR (4 downto 0);
variable D324: STD_LOGIC_VECTOR (4 downto 0);
variable D325: STD_LOGIC_VECTOR (4 downto 0);
variable D326: STD_LOGIC_VECTOR (4 downto 0);

```

```

variable D327: STD_LOGIC_VECTOR (4 downto 0);
variable D328: STD_LOGIC_VECTOR (4 downto 0);
variable D329: STD_LOGIC_VECTOR (4 downto 0);
variable D330: STD_LOGIC_VECTOR (4 downto 0);
variable D331: STD_LOGIC_VECTOR (4 downto 0);
begin
--reset
    if RESET = '1' then
        D300:="00000";
        D301:="00000";
        D302:="00000";
        D303:="00000";
        D304:="00000";
        D305:="00000";
        D306:="00000";
        D307:="00000";
        D308:="00000";
        D309:="00000";
        D310:="00000";
        D311:="00000";
        D312:="00000";
        D313:="00000";
        D314:="00000";
        D315:="00000";
        D316:="00000";
        D317:="00000";
        D318:="00000";
        D319:="00000";
        D320:="00000";
        D321:="00000";
        D322:="00000";
        D323:="00000";
        D324:="00000";
        D325:="00000";
        D326:="00000";
        D327:="00000";
        D328:="00000";
        D329:="00000";
        D330:="00000";
        D331:="00000";
    end;
--read
    elsif RW3 = '0' then
        case ADR3 is
            when "10010" => DO3(4 downto 0)<= D300;
            when "01001" => DO3(4 downto 0)<= D301;
            when "10110" => DO3(4 downto 0)<= D302;
            when "01011" => DO3(4 downto 0)<= D303;
            when "10111" => DO3(4 downto 0)<= D304;
            when "11001" => DO3(4 downto 0)<= D305;
            when "11110" => DO3(4 downto 0)<= D306;
            when "01111" => DO3(4 downto 0)<= D307;
            when "10101" => DO3(4 downto 0)<= D308;
            when "11000" => DO3(4 downto 0)<= D309;
            when "01100" => DO3(4 downto 0)<= D310;
            when "00110" => DO3(4 downto 0)<= D311;
            when "00011" => DO3(4 downto 0)<= D312;
            when "10011" => DO3(4 downto 0)<= D313;
            when "11011" => DO3(4 downto 0)<= D314;
            when "11111" => DO3(4 downto 0)<= D315;
            when "11101" => DO3(4 downto 0)<= D316;
            when "11100" => DO3(4 downto 0)<= D317;
            when "01110" => DO3(4 downto 0)<= D318;
            when "00111" => DO3(4 downto 0)<= D319;
            when "10001" => DO3(4 downto 0)<= D320;
            when "11010" => DO3(4 downto 0)<= D321;
            when "01101" => DO3(4 downto 0)<= D322;
            when "10100" => DO3(4 downto 0)<= D323;
        end case;
    end if;
end;

```

```

when "01010" => DO3(4 downto 0)<= D324;
when "00101" => DO3(4 downto 0)<= D325;
when "10000" => DO3(4 downto 0)<= D326;
when "01000" => DO3(4 downto 0)<= D327;
when "00100" => DO3(4 downto 0)<= D328;
when "00010" => DO3(4 downto 0)<= D329;
when "00001" => DO3(4 downto 0)<= D330;
when "00000" => DO3(4 downto 0)<= D331;
when others => D300(4 downto 0):= D300;
end case;

--write
else
  casc ADR3 is
    when "10010" => D300(4 downto 0):= DI;
    when "01001" => D301(4 downto 0):= DI;
    when "10110" => D302(4 downto 0):= DI;
    when "01011" => D303(4 downto 0):= DI;
    when "10111" => D304(4 downto 0):= DI;
    when "11001" => D305(4 downto 0):= DI;
    when "11110" => D306(4 downto 0):= DI;
    when "01111" => D307(4 downto 0):= DI;
    when "10101" => D308(4 downto 0):= DI;
    when "11000" => D309(4 downto 0):= DI;
    when "01100" => D310(4 downto 0):= DI;
    when "00110" => D311(4 downto 0):= DI;
    when "00011" => D312(4 downto 0):= DI;
    when "10011" => D313(4 downto 0):= DI;
    when "11011" => D314(4 downto 0):= DI;
    when "11111" => D315(4 downto 0):= DI;
    when "11101" => D316(4 downto 0):= DI;
    when "11100" => D317(4 downto 0):= DI;
    when "01110" => D318(4 downto 0):= DI;
    when "00111" => D319(4 downto 0):= DI;
    when "10001" => D320(4 downto 0):= DI;
    when "11010" => D321(4 downto 0):= DI;
    when "01101" => D322(4 downto 0):= DI;
    when "10100" => D323(4 downto 0):= DI;
    when "01010" => D324(4 downto 0):= DI;
    when "00101" => D325(4 downto 0):= DI;
    when "10000" => D326(4 downto 0):= DI;
    when "01000" => D327(4 downto 0):= DI;
    when "00100" => D328(4 downto 0):= DI;
    when "00010" => D329(4 downto 0):= DI;
    when "00001" => D330(4 downto 0):= DI;
    when "00000" => D331(4 downto 0):= DI;
    when others => D300(4 downto 0):= D300;
  end case;
end if;
end process;

```

-- MEMORIA RAM 4 --

```

process (RW1, ADRo, Dlo, CLK, RESET)
begin
  variable D400: STD_LOGIC_VECTOR (4 downto 0);
  variable D401: STD_LOGIC_VECTOR (4 downto 0);
  variable D402: STD_LOGIC_VECTOR (4 downto 0);
  variable D403: STD_LOGIC_VECTOR (4 downto 0);
  variable D404: STD_LOGIC_VECTOR (4 downto 0);
  variable D405: STD_LOGIC_VECTOR (4 downto 0);
  variable D406: STD_LOGIC_VECTOR (4 downto 0);
  variable D407: STD_LOGIC_VECTOR (4 downto 0);
  variable D408: STD_LOGIC_VECTOR (4 downto 0);
  variable D409: STD_LOGIC_VECTOR (4 downto 0);
  variable D410: STD_LOGIC_VECTOR (4 downto 0);

```

```

variable D411: STD_LOGIC_VECTOR (4 downto 0);
variable D412: STD_LOGIC_VECTOR (4 downto 0);
variable D413: STD_LOGIC_VECTOR (4 downto 0);
variable D414: STD_LOGIC_VECTOR (4 downto 0);
variable D415: STD_LOGIC_VECTOR (4 downto 0);
variable D416: STD_LOGIC_VECTOR (4 downto 0);
variable D417: STD_LOGIC_VECTOR (4 downto 0);
variable D418: STD_LOGIC_VECTOR (4 downto 0);
variable D419: STD_LOGIC_VECTOR (4 downto 0);
variable D420: STD_LOGIC_VECTOR (4 downto 0);
variable D421: STD_LOGIC_VECTOR (4 downto 0);
variable D422: STD_LOGIC_VECTOR (4 downto 0);
variable D423: STD_LOGIC_VECTOR (4 downto 0);
variable D424: STD_LOGIC_VECTOR (4 downto 0);
variable D425: STD_LOGIC_VECTOR (4 downto 0);
variable D426: STD_LOGIC_VECTOR (4 downto 0);
variable D427: STD_LOGIC_VECTOR (4 downto 0);
variable D428: STD_LOGIC_VECTOR (4 downto 0);
variable D429: STD_LOGIC_VECTOR (4 downto 0);
variable D430: STD_LOGIC_VECTOR (4 downto 0);
variable D431: STD_LOGIC_VECTOR (4 downto 0);
begin
--reset
    if RESET = '1' then
        D400:="00000";
        D401:="00000";
        D402:="00000";
        D403:="00000";
        D404:="00000";
        D405:="00000";
        D406:="00000";
        D407:="00000";
        D408:="00000";
        D409:="00000";
        D410:="00000";
        D411:="00000";
        D412:="00000";
        D413:="00000";
        D414:="00000";
        D415:="00000";
        D416:="00000";
        D417:="00000";
        D418:="00000";
        D419:="00000";
        D420:="00000";
        D421:="00000";
        D422:="00000";
        D423:="00000";
        D424:="00000";
        D425:="00000";
        D426:="00000";
        D427:="00000";
        D428:="00000";
        D429:="00000";
        D430:="00000";
        D431:="00000";
--read
    elsif RWI = '0' then
        case ADRo is
            when "10010" => DO4(4 downto 0)<= D400;
            when "01001" => DO4(4 downto 0)<= D401;
            when "10110" => DO4(4 downto 0)<= D402;
            when "01011" => DO4(4 downto 0)<= D403;
            when "10111" => DO4(4 downto 0)<= D404;
            when "11001" => DO4(4 downto 0)<= D405;
            when "11110" => DO4(4 downto 0)<= D406;
            when "01111" => DO4(4 downto 0)<= D407;
        end case;
    end if;
end process;

```

```

when "10101" => DO4(4 downto 0)<= D408;
when "11000" => DO4(4 downto 0)<= D409;
when "01100" => DO4(4 downto 0)<= D410;
when "00110" => DO4(4 downto 0)<= D411;
when "00011" => DO4(4 downto 0)<= D412;
when "10011" => DO4(4 downto 0)<= D413;
when "11011" => DO4(4 downto 0)<= D414;
when "11111" => DO4(4 downto 0)<= D415;
when "11101" => DO4(4 downto 0)<= D416;
when "11100" => DO4(4 downto 0)<= D417;
when "01110" => DO4(4 downto 0)<= D418;
when "00111" => DO4(4 downto 0)<= D419;
when "10001" => DO4(4 downto 0)<= D420;
when "11010" => DO4(4 downto 0)<= D421;
when "01101" => DO4(4 downto 0)<= D422;
when "10100" => DO4(4 downto 0)<= D423;
when "01010" => DO4(4 downto 0)<= D424;
when "00101" => DO4(4 downto 0)<= D425;
when "10000" => DO4(4 downto 0)<= D426;
when "01000" => DO4(4 downto 0)<= D427;
when "00100" => DO4(4 downto 0)<= D428;
when "00010" => DO4(4 downto 0)<= D429;
when "00001" => DO4(4 downto 0)<= D430;
when "00000" => DO4(4 downto 0)<= D431;
when others => DO4(4 downto 0):= D400;
end case;

--write
else

    case ADR0 is
        when "10010" => D400(4 downto 0):= D10;
        when "01001" => D401(4 downto 0):= D10;
        when "10110" => D402(4 downto 0):= D10;
        when "01011" => D403(4 downto 0):= D10;
        when "10111" => D404(4 downto 0):= D10;
        when "11001" => D405(4 downto 0):= D10;
        when "11110" => D406(4 downto 0):= D10;
        when "01111" => D407(4 downto 0):= D10;
        when "10101" => D408(4 downto 0):= D10;
        when "11000" => D409(4 downto 0):= D10;
        when "01100" => D410(4 downto 0):= D10;
        when "00110" => D411(4 downto 0):= D10;
        when "00011" => D412(4 downto 0):= D10;
        when "10011" => D413(4 downto 0):= D10;
        when "11011" => D414(4 downto 0):= D10;
        when "11111" => D415(4 downto 0):= D10;
        when "11101" => D416(4 downto 0):= D10;
        when "11100" => D417(4 downto 0):= D10;
        when "01110" => D418(4 downto 0):= D10;
        when "00111" => D419(4 downto 0):= D10;
        when "10001" => D420(4 downto 0):= D10;
        when "11010" => D421(4 downto 0):= D10;
        when "01101" => D422(4 downto 0):= D10;
        when "10100" => D423(4 downto 0):= D10;
        when "01010" => D424(4 downto 0):= D10;
        when "00101" => D425(4 downto 0):= D10;
        when "10000" => D426(4 downto 0):= D10;
        when "01000" => D427(4 downto 0):= D10;
        when "00100" => D428(4 downto 0):= D10;
        when "00010" => D429(4 downto 0):= D10;
        when "00001" => D430(4 downto 0):= D10;
        when "00000" => D431(4 downto 0):= D10;
        when others => D400(4 downto 0):= D400;
    end case;

end if;
end process;

```

```
-----
--      MEMORIA RAM 5      --
-----

process (RW2, ADRo, DIO, CLK, RESET)
begin
    variable D500: STD_LOGIC_VECTOR (4 downto 0);
    variable D501: STD_LOGIC_VECTOR (4 downto 0);
    variable D502: STD_LOGIC_VECTOR (4 downto 0);
    variable D503: STD_LOGIC_VECTOR (4 downto 0);
    variable D504: STD_LOGIC_VECTOR (4 downto 0);
    variable D505: STD_LOGIC_VECTOR (4 downto 0);
    variable D506: STD_LOGIC_VECTOR (4 downto 0);
    variable D507: STD_LOGIC_VECTOR (4 downto 0);
    variable D508: STD_LOGIC_VECTOR (4 downto 0);
    variable D509: STD_LOGIC_VECTOR (4 downto 0);
    variable D510: STD_LOGIC_VECTOR (4 downto 0);
    variable D511: STD_LOGIC_VECTOR (4 downto 0);
    variable D512: STD_LOGIC_VECTOR (4 downto 0);
    variable D513: STD_LOGIC_VECTOR (4 downto 0);
    variable D514: STD_LOGIC_VECTOR (4 downto 0);
    variable D515: STD_LOGIC_VECTOR (4 downto 0);
    variable D516: STD_LOGIC_VECTOR (4 downto 0);
    variable D517: STD_LOGIC_VECTOR (4 downto 0);
    variable D518: STD_LOGIC_VECTOR (4 downto 0);
    variable D519: STD_LOGIC_VECTOR (4 downto 0);
    variable D520: STD_LOGIC_VECTOR (4 downto 0);
    variable D521: STD_LOGIC_VECTOR (4 downto 0);
    variable D522: STD_LOGIC_VECTOR (4 downto 0);
    variable D523: STD_LOGIC_VECTOR (4 downto 0);
    variable D524: STD_LOGIC_VECTOR (4 downto 0);
    variable D525: STD_LOGIC_VECTOR (4 downto 0);
    variable D526: STD_LOGIC_VECTOR (4 downto 0);
    variable D527: STD_LOGIC_VECTOR (4 downto 0);
    variable D528: STD_LOGIC_VECTOR (4 downto 0);
    variable D529: STD_LOGIC_VECTOR (4 downto 0);
    variable D530: STD_LOGIC_VECTOR (4 downto 0);
    variable D531: STD_LOGIC_VECTOR (4 downto 0);

    if RESET = '1' then
        D500:="00000";
        D501:="00000";
        D502:="00000";
        D503:="00000";
        D504:="00000";
        D505:="00000";
        D506:="00000";
        D507:="00000";
        D508:="00000";
        D509:="00000";
        D510:="00000";
        D511:="00000";
        D512:="00000";
        D513:="00000";
        D514:="00000";
        D515:="00000";
        D516:="00000";
        D517:="00000";
        D518:="00000";
        D519:="00000";
        D520:="00000";
        D521:="00000";
        D522:="00000";
        D523:="00000";
        D524:="00000";
        D525:="00000";
    end if;
end process;
```

```

D526:="00000";
D527:="00000";
D528:="00000";
D529:="00000";
D530:="00000";
D531:="00000";
--read
    elsif RW2 = '0' then
        case ADRo is
            when "10010" => D05(4 downto 0)<= D500;
            when "01001" => D05(4 downto 0)<= D501;
            when "10110" => D05(4 downto 0)<= D502;
            when "01011" => D05(4 downto 0)<= D503;
            when "10111" => D05(4 downto 0)<= D504;
            when "11001" => D05(4 downto 0)<= D505;
            when "11110" => D05(4 downto 0)<= D506;
            when "01111" => D05(4 downto 0)<= D507;
            when "10101" => D05(4 downto 0)<= D508;
            when "11000" => D05(4 downto 0)<= D509;
            when "01100" => D05(4 downto 0)<= D510;
            when "00110" => D05(4 downto 0)<= D511;
            when "00011" => D05(4 downto 0)<= D512;
            when "10011" => D05(4 downto 0)<= D513;
            when "11011" => D05(4 downto 0)<= D514;
            when "11111" => D05(4 downto 0)<= D515;
            when "11101" => D05(4 downto 0)<= D516;
            when "11100" => D05(4 downto 0)<= D517;
            when "01110" => D05(4 downto 0)<= D518;
            when "00111" => D05(4 downto 0)<= D519;
            when "10001" => D05(4 downto 0)<= D520;
            when "11010" => D05(4 downto 0)<= D521;
            when "01101" => D05(4 downto 0)<= D522;
            when "10100" => D05(4 downto 0)<= D523;
            when "01010" => D05(4 downto 0)<= D524;
            when "00101" => D05(4 downto 0)<= D525;
            when "10000" => D05(4 downto 0)<= D526;
            when "01000" => D05(4 downto 0)<= D527;
            when "00100" => D05(4 downto 0)<= D528;
            when "00010" => D05(4 downto 0)<= D529;
            when "00001" => D05(4 downto 0)<= D530;
            when "00000" => D05(4 downto 0)<= D531;
            when others => D500(4 downto 0):= D500;
        end case;
--write
    else
        case ADRo is
            when "10010" => D500(4 downto 0):= Dlo;
            when "01001" => D501(4 downto 0):= Dlo;
            when "10110" => D502(4 downto 0):= Dlo;
            when "01011" => D503(4 downto 0):= Dlo;
            when "10111" => D504(4 downto 0):= Dlo;
            when "11001" => D505(4 downto 0):= Dlo;
            when "11110" => D506(4 downto 0):= Dlo;
            when "01111" => D507(4 downto 0):= Dlo;
            when "10101" => D508(4 downto 0):= Dlo;
            when "11000" => D509(4 downto 0):= Dlo;
            when "01100" => D510(4 downto 0):= Dlo;
            when "00110" => D511(4 downto 0):= Dlo;
            when "00011" => D512(4 downto 0):= Dlo;
            when "10011" => D513(4 downto 0):= Dlo;
            when "11011" => D514(4 downto 0):= Dlo;
            when "11111" => D515(4 downto 0):= Dlo;
            when "11101" => D516(4 downto 0):= Dlo;
            when "11100" => D517(4 downto 0):= Dlo;
            when "01110" => D518(4 downto 0):= Dlo;

```

```

        when "00111" => D519(4 downto 0):= D1o;
        when "10001" => D520(4 downto 0):= D1o;
        when "11010" => D521(4 downto 0):= D1o;
        when "01101" => D522(4 downto 0):= D1o;
        when "10100" => D523(4 downto 0):= D1o;
        when "01010" => D524(4 downto 0):= D1o;
        when "00101" => D525(4 downto 0):= D1o;
        when "10000" => D526(4 downto 0):= D1o;
        when "01000" => D527(4 downto 0):= D1o;
        when "00100" => D528(4 downto 0):= D1o;
        when "00010" => D529(4 downto 0):= D1o;
        when "00001" => D530(4 downto 0):= D1o;
        when "00000" => D531(4 downto 0):= D1o;
        when others => D500(4 downto 0):= D500;
      end case;

    end if;
  end process;

-----  

--      MEMORIA RAM 6      --
-----  

process (RW3, ADRo, DIO, CLK, RESET)
begin
  --reset
  if RESET = '1' then
    D600:="00000";
    D601:="00000";
    D602:="00000";
    D603:="00000";
    D604:="00000";
    D605:="00000";
    D606:="00000";
  end if;
end process;

```

```

D607:="00000";
D608:="00000";
D609:="00000";
D610:="00000";
D611:="00000";
D612:="00000";
D613:="00000";
D614:="00000";
D615:="00000";
D616:="00000";
D617:="00000";
D618:="00000";
D619:="00000";
D620:="00000";
D621:="00000";
D622:="00000";
D623:="00000";
D624:="00000";
D625:="00000";
D626:="00000";
D627:="00000";
D628:="00000";
D629:="00000";
D630:="00000";
D631:="00000";

--read
clsif RW3 = '0' then
    casc ADRo is
        when "10010" => DO6(4 downto 0)<= D600;
        when "01001" => DO6(4 downto 0)<= D601;
        when "10110" => DO6(4 downto 0)<= D602;
        when "01011" => DO6(4 downto 0)<= D603;
        when "10111" => DO6(4 downto 0)<= D604;
        when "11001" => DO6(4 downto 0)<= D605;
        when "11110" => DO6(4 downto 0)<= D606;
        when "01111" => DO6(4 downto 0)<= D607;
        when "10101" => DO6(4 downto 0)<= D608;
        when "11000" => DO6(4 downto 0)<= D609;
        when "01100" => DO6(4 downto 0)<= D610;
        when "00110" => DO6(4 downto 0)<= D611;
        when "00011" => DO6(4 downto 0)<= D612;
        when "10011" => DO6(4 downto 0)<= D613;
        when "11011" => DO6(4 downto 0)<= D614;
        when "11111" => DO6(4 downto 0)<= D615;
        when "11101" => DO6(4 downto 0)<= D616;
        when "11100" => DO6(4 downto 0)<= D617;
        when "01110" => DO6(4 downto 0)<= D618;
        when "00111" => DO6(4 downto 0)<= D619;
        when "10001" => DO6(4 downto 0)<= D620;
        when "11010" => DO6(4 downto 0)<= D621;
        when "01101" => DO6(4 downto 0)<= D622;
        when "10100" => DO6(4 downto 0)<= D623;
        when "01010" => DO6(4 downto 0)<= D624;
        when "00101" => DO6(4 downto 0)<= D625;
        when "10000" => DO6(4 downto 0)<= D626;
        when "01000" => DO6(4 downto 0)<= D627;
        when "00100" => DO6(4 downto 0)<= D628;
        when "00010" => DO6(4 downto 0)<= D629;
        when "00001" => DO6(4 downto 0)<= D630;
        when "00000" => DO6(4 downto 0)<= D631;
        when others => D600(4 downto 0):= D600;
    end casc;

--write
else
    casc ADRo is
        when "10010" => D600(4 downto 0):= D10;

```

```

when "01001" => D601(4 downto 0):= D1o;
when "10110" => D602(4 downto 0):= D1o;
when "01011" => D603(4 downto 0):= D1o;
when "10111" => D604(4 downto 0):= D1o;
when "11001" => D605(4 downto 0):= D1o;
when "11110" => D606(4 downto 0):= D1o;
when "01111" => D607(4 downto 0):= D1o;
when "10101" => D608(4 downto 0):= D1o;
when "11000" => D609(4 downto 0):= D1o;
when "01100" => D610(4 downto 0):= D1o;
when "00110" => D611(4 downto 0):= D1o;
when "00011" => D612(4 downto 0):= D1o;
when "10011" => D613(4 downto 0):= D1o;
when "11011" => D614(4 downto 0):= D1o;
when "11111" => D615(4 downto 0):= D1o;
when "11101" => D616(4 downto 0):= D1o;
when "11100" => D617(4 downto 0):= D1o;
when "01110" => D618(4 downto 0):= D1o;
when "00111" => D619(4 downto 0):= D1o;
when "10001" => D620(4 downto 0):= D1o;
when "11010" => D621(4 downto 0):= D1o;
when "01101" => D622(4 downto 0):= D1o;
when "10100" => D623(4 downto 0):= D1o;
when "01010" => D624(4 downto 0):= D1o;
when "00101" => D625(4 downto 0):= D1o;
when "10000" => D626(4 downto 0):= D1o;
when "01000" => D627(4 downto 0):= D1o;
when "00100" => D628(4 downto 0):= D1o;
when "00010" => D629(4 downto 0):= D1o;
when "00001" => D630(4 downto 0):= D1o;
when "00000" => D631(4 downto 0):= D1o;
when others => D600(4 downto 0):= D600;
end case;
end if;
end process;

```

-- CALCULO DE LA FIABILIDAD --

```

process (RESET,CLK,R_EMI,GALOIS,P0F,P1F,P2F,P3F,P4F,MET0,REG0,
         POS00,POS01,POS02,POS03,MET1,REG1,POS10,POS11,POS12,
         POS13,MET2,REG2,POS20,POS21,POS22,POS23,MET3,REG3,POS30,
         POS31,POS32,POS33)

--BIT 0
-- Métrica de palabra designada (Concurrente 0):
VARIABLE MET_CONC00: STD_LOGIC;
-- Métrica de las palabras concurrentes (Concurrente 1,2,3):
VARIABLE MET_CONC01: STD_LOGIC;
VARIABLE MET_CONC02: STD_LOGIC;
VARIABLE MET_CONC03: STD_LOGIC;
--BIT 1
-- Métrica de palabra designada (Concurrente 0):
VARIABLE MET_CONC10: STD_LOGIC;
-- Métrica de las palabras concurrentes (Concurrente 1,2,3):
VARIABLE MET_CONC11: STD_LOGIC;
VARIABLE MET_CONC12: STD_LOGIC;
VARIABLE MET_CONC13: STD_LOGIC;
--BIT 2
-- Métrica de palabra designada (Concurrente 0):
VARIABLE MET_CONC20: STD_LOGIC;
-- Métrica de las palabras concurrentes (Concurrente 1,2,3):
VARIABLE MET_CONC21: STD_LOGIC;
VARIABLE MET_CONC22: STD_LOGIC;
VARIABLE MET_CONC23: STD_LOGIC;

```

```

--BIT 3
-- Métrica de palabra designada (Concurrente 0):
VARIABLE MET_CONC30: STD_LOGIC;
-- Métrica de las palabras concurrentes (Concurrente 1,2,3):
VARIABLE MET_CONC31: STD_LOGIC;
VARIABLE MET_CONC32: STD_LOGIC;
VARIABLE MET_CONC33: STD_LOGIC;
--BIT 4
-- Métrica de palabra designada (Concurrente 0):
VARIABLE MET_CONC40: STD_LOGIC;
-- Métrica de las palabras concurrentes (Concurrente 1,2,3):
VARIABLE MET_CONC41: STD_LOGIC;
VARIABLE MET_CONC42: STD_LOGIC;
VARIABLE MET_CONC43: STD_LOGIC;

-- Bits modificados:
VARIABLE BMODIF0: STD_LOGIC;
VARIABLE BMODIF1: STD_LOGIC;
VARIABLE BMODIF2: STD_LOGIC;
VARIABLE BMODIF3: STD_LOGIC;
-- Variables temporales para la suma/resta:
VARIABLE MET0S: STD_LOGIC_VECTOR(6 downto 0);
VARIABLE MET1S: STD_LOGIC_VECTOR(6 downto 0);
VARIABLE MET2S: STD_LOGIC_VECTOR(6 downto 0);
VARIABLE MET3S: STD_LOGIC_VECTOR(6 downto 0);

VARIABLE FIA2S: STD_LOGIC_VECTOR(6 downto 0);
VARIABLE FIA3S: STD_LOGIC_VECTOR(6 downto 0);
VARIABLE FIA4S: STD_LOGIC_VECTOR(6 downto 0);
VARIABLE REMIS: STD_LOGIC_VECTOR(6 downto 0);

VARIABLE DOS: STD_LOGIC_VECTOR(6 downto 0);

-- Contador de 0 a 4:
--SIGNAL i: STD_LOGIC_VECTOR(2 downto 0);

-- XOR:
VARIABLE XOR_1: STD_LOGIC;
VARIABLE XOR_2: STD_LOGIC;
VARIABLE XOR_3: STD_LOGIC;
begin
    if RESET='1' then
        INVER<='0';
        FIAB<="0000000";
        MET_CONC00:='0'; -- i=0:
        MET_CONC01:='0';
        MET_CONC02:='0';
        MET_CONC03:='0'; -- i=1:
        MET_CONC10:='0';
        MET_CONC11:='0';
        MET_CONC12:='0';
        MET_CONC13:='0'; -- i=2:
        MET_CONC20:='0';
        MET_CONC21:='0';
        MET_CONC22:='0';
        MET_CONC23:='0'; -- i=3:
        MET_CONC30:='0';
        MET_CONC31:='0';
        MET_CONC32:='0';
        MET_CONC33:='0'; -- fin
        BMODIF0:='0';
        BMODIF1:='0';
        BMODIF2:='0';
        BMODIF3:='0';
        -- Variables temporales para la suma:
        MET0S(5 downto 0):=MET0;
        MET0S(6):='0';

```

```

        MET1S(5 downto 0):=MET1;
        MET1S(6):='0';
        MET2S(5 downto 0):=MET2;
        MET2S(6):='0';
        MET3S(5 downto 0):=MET3;
        MET3S(6):='0';
        FIA2S(3 downto 0):=P2F;      --FIA2
        FIA2S(6 downto 4):="000";
        FIA3S(3 downto 0):=P3F;      --FIA3
        FIA3S(6 downto 4):="000";
        FIA4S(3 downto 0):=P4F;      --FIA4
        FIA4S(6 downto 4):="000";
        REMIS(4 downto 0):=R_EMI;
        REMIS(6 downto 5):="00";
        DOS:="0000010";

      elsec
      -- Variables temporales para la suma:
        MET0S(5 downto 0):=MET0;
        MET0S(6):='0';
        MET1S(5 downto 0):=MET1;
        MET1S(6):='0';
        MET2S(5 downto 0):=MET2;
        MET2S(6):='0';
        MET3S(5 downto 0):=MET3;
        MET3S(6):='0';
        FIA2S(3 downto 0):=P2F;
        FIA2S(6 downto 4):="000";
        FIA3S(3 downto 0):=P3F;
        FIA3S(6 downto 4):="000";
        FIA4S(3 downto 0):=P4F;
        FIA4S(6 downto 4):="000";
        REMIS(4 downto 0):=R_EMI;
        REMIS(6 downto 5):="00";
        DOS:="0000010";
      -- palabra designada con b0
      if GALOIS=POS00 and REG0(0)='1' then
        MET_CONC00:='1';
      elsec
        MET_CONC00:='0';
      end if;
      -- palabra concurrente 1 con b0
      if GALOIS=POS10 and REG1(0)='1' then
        MET_CONC01:='1';
      elsec
        MET_CONC01:='0';
      end if;
      -- palabra concurrente 2 con b0
      if GALOIS=POS20 and REG2(0)='1' then
        MET_CONC02:='1';
      elsec
        MET_CONC02:='0';
      end if;
      -- palabra concurrente 3 con b0
      if GALOIS=POS30 and REG3(0)='1' then
        MET_CONC03:='1';
      elsec
        MET_CONC03:='0';
      end if;
      -- palabra designada con b1
      if GALOIS=POS01 and REG0(1)='1' then
        MET_CONC10:='1';
      elsec
        MET_CONC10:='0';
      end if;
      -- palabra concurrente 1 con b1
      if GALOIS=POS11 and REG1(1)='1' then
        MET_CONC11:='1';
      
```

```

        elsc
            MET_CONC11:='0';
        end if;
        -- palabra concurrente 2 con b1
        if GALOIS=POS21 and REG2(1)='1' then
            MET_CONC12:='1';
        else
            MET_CONC12:='0';
        end if;
        -- palabra concurrente 3 con b1
        if GALOIS=POS31 and REG3(1)='1' then
            MET_CONC13:='1';
        else
            MET_CONC13:='0';
        end if;
        -- palabra designada con b2
        if GALOIS=POS02 and REG0(2)='1' then
            MET_CONC20:='1';
        else
            MET_CONC20:='0';
        end if;
        -- palabra concurrente 1 con b2
        if GALOIS=POS12 and REG1(2)='1' then
            MET_CONC21:='1';
        else
            MET_CONC21:='0';
        end if;
        -- palabra concurrente 2 con b2
        if GALOIS=POS22 and REG2(2)='1' then
            MET_CONC22:='1';
        else
            MET_CONC22:='0';
        end if;
        -- palabra concurrente 3 con b2
        if GALOIS=POS32 and REG3(2)='1' then
            MET_CONC23:='1';
        else
            MET_CONC23:='0';
        end if;
        -- palabra designada con b3
        if GALOIS=POS03 and REG0(3)='1' then
            MET_CONC30:='1';
        else
            MET_CONC30:='0';
        end if;
        -- palabra concurrente 1 con b3
        if GALOIS=POS13 and REG1(3)='1' then
            MET_CONC31:='1';
        else
            MET_CONC31:='0';
        end if;
        -- palabra concurrente 2 con b3
        if GALOIS=POS23 and REG2(3)='1' then
            MET_CONC32:='1';
        else
            MET_CONC32:='0';
        end if;
        -- palabra concurrente 3 con b3
        if GALOIS=POS33 and REG3(3)='1' then
            MET_CONC33:='1';
        else
            MET_CONC33:='0';
        end if;
        -- palabra designada con b4
        if GALOIS="00000" and REG0(4)='1' then
            MET_CONC40:='1';
        else

```

```

        MET_CONC40:='0';
    end if;
    -- palabra concurrente 1 con b4
    if GALOIS="00000" and REG1(4)='1' then
        MET_CONC41:='1';
    else
        MET_CONC41:='0';
    end if;
    -- palabra concurrente 2 con b4
    if GALOIS="00000" and REG2(4)='1' then
        MET_CONC42:='1';
    else
        MET_CONC42:='0';
    end if;
    -- palabra concurrente 3 con b4
    if GALOIS="00000" and REG3(4)='1' then
        MET_CONC43:='1';
    else
        MET_CONC43:='0';
    end if;

-- Bits modificados:
    BMODIF0:=MET_CONC00 OR MET_CONC10 OR MET_CONC20 OR MET_CONC30 OR MET_CONC40;
    BMODIF1:=MET_CONC01 OR MET_CONC11 OR MET_CONC21 OR MET_CONC31 OR MET_CONC41;
    BMODIF2:=MET_CONC02 OR MET_CONC12 OR MET_CONC22 OR MET_CONC32 OR MET_CONC42;
    BMODIF3:=MET_CONC03 OR MET_CONC13 OR MET_CONC23 OR MET_CONC33 OR MET_CONC43;
    INVER<=MET_CONC00 OR MET_CONC10 OR MET_CONC20 OR MET_CONC30 OR MET_CONC40;
    XOR_1:=BMODIF1 xor BMODIF0;
    XOR_2:=BMODIF2 xor BMODIF0;
    XOR_3:=BMODIF3 xor BMODIF0;
    if DELAY='1' then
        FIAB<=FIA2S+FIA3S+FIA4S+REMIS+DOS;
    elsif XOR_1='1' then
        -- Palabra concurrente 1:
        FIAB<=MET1S-MET0S;
    elsif XOR_2='1' then
        -- Palabra concurrente 2:
        FIAB<=MET2S-MET0S;
    elsif XOR_3='1' then
        -- Palabra concurrente 3:
        FIAB<=MET3S-MET0S;
    else
        -- No hay palabra concurrente:
        FIAB<=FIA2S+FIA3S+FIA4S+REMIS-MET0S;
    end if;
end if;
end process;

```

-- INFORMACIÓN EXTRÍNSECA --

```

process (CLK, RESET, INVER, FIAB, R_EMI)

VARIABLE VL: STD_LOGIC_VECTOR (6 downto 0);
VARIABLE VM: STD_LOGIC_VECTOR (6 downto 0);
VARIABLE VNEGADO: STD_LOGIC;
VARIABLE VNORMAL: STD_LOGIC;

begin

VM:="0000000";
VL:=(VM+R_EMI(3 downto 0)+FIAB);
VNEGADO:=NOT R_EMI(4);
VNORMAL:=R_EMI(4);
if RESET='1' then
    IE_W<="0000000";
    SIGNO_W<='0';

```

```

D_BIN<='0';
VL:="0000000";
VNORMAL:='0';
VNEGADO:='0';
else
    if(INVER='1')then
        if(VL>63) then
            IE_W<="011111"; --K<=="111111";
            SIGNO_W<= VNEGADO;
            D_BIN<= VNEGADO;
        else
            IE_W<=VL;
            SIGNO_W<= VNEGADO;
            D_BIN<= VNEGADO;
        end if;
    else
        if(R_EMI(3 downto 0)>FIAB)then
            IE_W<=(R_EMI(3 downto 0)-FIAB);
            SIGNO_W<= VNEGADO
            D_BIN<= VNORMAL;
        else
            IE_W<=(FIAB-R_EMI(3 downto 0));
            SIGNO_W<= VNORMAL;--R_EMI(4);
            D_BIN<= VNORMAL;--R_EMI(4);
        end if;
    end if;
end if;
end process;

```

-- PRODUCTO --

```

process( CLK, RESET, IE_W, ITER)
begin
    ITER<="0001";
    if ITER=1 then
        if IE_W="000000" then AW<="0000";                                --alfa = 0.35
        elsif IE_W="000001" then AW<="0000";
        elsif IE_W="000010" then AW<="0001";
        elsif IE_W="000011" then AW<="0001";
        elsif IE_W="000100" then AW<="0001";
        elsif IE_W="000101" then AW<="0010";
        elsif IE_W="000110" then AW<="0010";
        elsif IE_W="000111" then AW<="0010";
        elsif IE_W="001000" then AW<="0011";
        elsif IE_W="001001" then AW<="0011";
        elsif IE_W="001010" then AW<="0100";
        elsif IE_W="001011" then AW<="0100";
        elsif IE_W="001100" then AW<="0100";
        elsif IE_W="001101" then AW<="0101";
        elsif IE_W="001110" then AW<="0101";
        elsif IE_W="001111" then AW<="0101";
        elsif IE_W="010000" then AW<="0110";
        elsif IE_W="010001" then AW<="0110";
        elsif IE_W="010010" then AW<="0110";
        elsif IE_W="010011" then AW<="0111";
        elsif IE_W="010100" then AW<="0111";
        elsif IE_W="010101" then AW<="0111";
        elsif IE_W="010110" then AW<="1000";
        elsif IE_W="010111" then AW<="1000";
        elsif IE_W="011000" then AW<="1000";
        elsif IE_W="011001" then AW<="1001";

```

```

        elsif IE_W="011010" then AW<="1001";
        elsif IE_W="011011" then AW<="1001";
        elsif IE_W="011100" then AW<="1010";
        elsif IE_W="011101" then AW<="1010";
        elsif IE_W="011110" then AW<="1011";
        elsif IE_W="011111" then AW<="1011";

        elsif IE_W="100000" then AW<="1011";
        elsif IE_W="100001" then AW<="1100";
        elsif IE_W="100010" then AW<="1100";
        elsif IE_W="100011" then AW<="1101";
        elsif IE_W="100100" then AW<="1101";
        elsif IE_W="100101" then AW<="1101";
        elsif IE_W="100110" then AW<="1110";
        elsif IE_W="100111" then AW<="1110";
        elsif IE_W="101000" then AW<="1110";
        elsif IE_W="101001" then AW<="1110";
        else          AW<="1111";
        end if;

elsif ITER=2 then                                -- alfa = 0.375
    if IE_W="000000" then AW<="0000";
    elsif IE_W="000001" then AW<="0000";
    elsif IE_W="000010" then AW<="0001";
    elsif IE_W="000011" then AW<="0001";
    elsif IE_W="000100" then AW<="0010";
    elsif IE_W="000101" then AW<="0010";
    elsif IE_W="000110" then AW<="0010";
    elsif IE_W="000111" then AW<="0011";
    elsif IE_W="001000" then AW<="0011";
    elsif IE_W="001001" then AW<="0011";
    elsif IE_W="001010" then AW<="0100";
    elsif IE_W="001011" then AW<="0100";
    elsif IE_W="001100" then AW<="0101";
    elsif IE_W="001101" then AW<="0101";
    elsif IE_W="001110" then AW<="0101";
    elsif IE_W="001111" then AW<="0110";
    elsif IE_W="010000" then AW<="0110";
    elsif IE_W="010001" then AW<="0110";
    elsif IE_W="010010" then AW<="0111";
    elsif IE_W="010011" then AW<="0111";
    elsif IE_W="010100" then AW<="1000";
    elsif IE_W="010101" then AW<="1000";
    elsif IE_W="010110" then AW<="1000";
    elsif IE_W="010111" then AW<="1001";
    elsif IE_W="011000" then AW<="1001";
    elsif IE_W="011001" then AW<="1010";
    elsif IE_W="011010" then AW<="1010";
    elsif IE_W="011011" then AW<="1010";
    elsif IE_W="011100" then AW<="1011";
    elsif IE_W="011101" then AW<="1011";
    elsif IE_W="011110" then AW<="1011";
    elsif IE_W="011111" then AW<="1100";

    elsif IE_W="100000" then AW<="1100";
    elsif IE_W="100001" then AW<="1101";
    elsif IE_W="100010" then AW<="1101";
    elsif IE_W="100011" then AW<="1101";
    elsif IE_W="100100" then AW<="1110";
    elsif IE_W="100101" then AW<="1110";
    elsif IE_W="100110" then AW<="1110";
    else          AW<="1111";
    end if;

elsif ITER=3 then                                -- alfa = 0.4
    if IE_W="000000"  then AW<="0000";
    elsif IE_W="000001" then AW<="0000";

```

```

clsif IE_W="000010" then AW<="0001";
clsif IE_W="000011" then AW<="0001";
clsif IE_W="000100" then AW<="0010";
clsif IE_W="000101" then AW<="0010";
clsif IE_W="000110" then AW<="0010";
clsif IE_W="000111" then AW<="0011";
clsif IE_W="001000" then AW<="0011";
clsif IE_W="001001" then AW<="0100";
clsif IE_W="001010" then AW<="0100";
clsif IE_W="001011" then AW<="0100";
clsif IE_W="001100" then AW<="0101";
clsif IE_W="001101" then AW<="0101";
clsif IE_W="001110" then AW<="0110";
clsif IE_W="001111" then AW<="0110";
clsif IE_W="010000" then AW<="0110";
clsif IE_W="010001" then AW<="0111";
clsif IE_W="010010" then AW<="0111";
clsif IE_W="010011" then AW<="0111";
clsif IE_W="010100" then AW<="1000";
clsif IE_W="010101" then AW<="1000";
clsif IE_W="010110" then AW<="1001";
clsif IE_W="010111" then AW<="1001";
clsif IE_W="011000" then AW<="1010";
clsif IE_W="011001" then AW<="1010";
clsif IE_W="011010" then AW<="1010";
clsif IE_W="011011" then AW<="1011";
clsif IE_W="011100" then AW<="1011";
clsif IE_W="011101" then AW<="1100";
clsif IE_W="011110" then AW<="1100";
clsif IE_W="011111" then AW<="1100";

clsif IE_W="100000" then AW<="1101";
clsif IE_W="100001" then AW<="1101";
clsif IE_W="100010" then AW<="1110";
clsif IE_W="100011" then AW<="1110";
clsif IE_W="100100" then AW<="1110";
else          AW<="1111";
end if;

clsif ITER=4 then
    if IE_W="000000" then AW<="0000"; -- alfa = 0.425
    clsif IE_W="000001" then AW<="0000";
    clsif IE_W="000010" then AW<="0001";
    clsif IE_W="000011" then AW<="0001";
    clsif IE_W="000100" then AW<="0010";
    clsif IE_W="000101" then AW<="0010";
    clsif IE_W="000110" then AW<="0011";
    clsif IE_W="000111" then AW<="0011";
    clsif IE_W="001000" then AW<="0011";
    clsif IE_W="001001" then AW<="0100";
    clsif IE_W="001010" then AW<="0100";
    clsif IE_W="001011" then AW<="0101";
    clsif IE_W="001100" then AW<="0101";
    clsif IE_W="001101" then AW<="0110";
    clsif IE_W="001110" then AW<="0110";
    clsif IE_W="001111" then AW<="0110";
    clsif IE_W="010000" then AW<="0111";
    clsif IE_W="010001" then AW<="0111";
    clsif IE_W="010010" then AW<="1000";
    clsif IE_W="010011" then AW<="1000";
    clsif IE_W="010100" then AW<="1001";
    clsif IE_W="010101" then AW<="1001";
    clsif IE_W="010110" then AW<="1001";
    clsif IE_W="010111" then AW<="1010";
    clsif IE_W="011000" then AW<="1010";
    clsif IE_W="011001" then AW<="1011";
    clsif IE_W="011010" then AW<="1011";

```

Anexos: Programación en VHDL del decodificador elemental

```
clsif IE_W="011011" then AW<="1011";
clsif IE_W="011100" then AW<="1100";
clsif IE_W="011101" then AW<="1100";
clsif IE_W="011110" then AW<="1101";
clsif IE_W="011111" then AW<="1101";

clsif IE_W="100000" then AW<="1110";
clsif IE_W="100001" then AW<="1110";
clsif IE_W="100010" then AW<="1110";
else
    AW<="1111";
end if;

clsif ITER=5 then                                -- alfa = 0.45
if IE_W="000000" then AW<="0000";
clsif IE_W="000001" then AW<="0000";
clsif IE_W="000010" then AW<="0001";
clsif IE_W="000011" then AW<="0001";
clsif IE_W="000100" then AW<="0010";
clsif IE_W="000101" then AW<="0010";
clsif IE_W="000110" then AW<="0011";
clsif IE_W="000111" then AW<="0011";
clsif IE_W="001000" then AW<="0100";
clsif IE_W="001001" then AW<="0100";
clsif IE_W="001010" then AW<="0101";
clsif IE_W="001011" then AW<="0101";
clsif IE_W="001100" then AW<="0101";
clsif IE_W="001101" then AW<="0110";
clsif IE_W="001110" then AW<="0110";
clsif IE_W="001111" then AW<="0111";
clsif IE_W="010000" then AW<="0111";
clsif IE_W="010001" then AW<="1000";
clsif IE_W="010010" then AW<="1000";
clsif IE_W="010011" then AW<="1001";
clsif IE_W="010100" then AW<="1001";
clsif IE_W="010101" then AW<="1001";
clsif IE_W="010110" then AW<="1010";
clsif IE_W="010111" then AW<="1010";
clsif IE_W="011000" then AW<="1011";
clsif IE_W="011001" then AW<="1011";
clsif IE_W="011010" then AW<="1100";
clsif IE_W="011011" then AW<="1100";
clsif IE_W="011100" then AW<="1101";
clsif IE_W="011101" then AW<="1101";
clsif IE_W="011110" then AW<="1110";
clsif IE_W="011111" then AW<="1110";

clsif IE_W="100000" then AW<="1110";
else
    AW<="1111";
end if;

clsif ITER=6 then                                -- alfa = 0.475
if IE_W="000000" then AW<="0000";
clsif IE_W="000001" then AW<="0000";
clsif IE_W="000010" then AW<="0001";
clsif IE_W="000011" then AW<="0001";
clsif IE_W="000100" then AW<="0010";
clsif IE_W="000101" then AW<="0010";
clsif IE_W="000110" then AW<="0011";
clsif IE_W="000111" then AW<="0011";
clsif IE_W="001000" then AW<="0100";
clsif IE_W="001001" then AW<="0100";
clsif IE_W="001010" then AW<="0101";
clsif IE_W="001011" then AW<="0101";
clsif IE_W="001100" then AW<="0110";
clsif IE_W="001101" then AW<="0110";
clsif IE_W="001110" then AW<="0111";
clsif IE_W="001111" then AW<="0111";
```

```

        elsif IE_W="010000" then AW<="1000";
        elsif IE_W="010001" then AW<="1000";
        elsif IE_W="010010" then AW<="1001";
        elsif IE_W="010011" then AW<="1001";
        elsif IE_W="010100" then AW<="1010";
        elsif IE_W="010101" then AW<="1010";
        elsif IE_W="010110" then AW<="1010";
        elsif IE_W="010111" then AW<="1011";
        elsif IE_W="011000" then AW<="1011";
        elsif IE_W="011001" then AW<="1100";
        elsif IE_W="011010" then AW<="1100";
        elsif IE_W="011011" then AW<="1101";
        elsif IE_W="011100" then AW<="1101";
        elsif IE_W="011101" then AW<="1110";
        elsif IE_W="011110" then AW<="1110";
        else AW<="1111";
        end if;

clsif ITER=7 then                                     -- alfa = 0.5
    if IE_W="000000" then AW<="0000";
    elsif IE_W="000001" then AW<="0001";
    elsif IE_W="000010" then AW<="0001";
    elsif IE_W="000011" then AW<="0010";
    elsif IE_W="000100" then AW<="0010";
    elsif IE_W="000101" then AW<="0011";
    elsif IE_W="000110" then AW<="0011";
    elsif IE_W="000111" then AW<="0100";
    elsif IE_W="001000" then AW<="0100";
    elsif IE_W="001001" then AW<="0101";
    elsif IE_W="001010" then AW<="0101";
    elsif IE_W="001011" then AW<="0110";
    elsif IE_W="001100" then AW<="0110";
    elsif IE_W="001101" then AW<="0111";
    elsif IE_W="001110" then AW<="0111";
    elsif IE_W="001111" then AW<="1000";
    elsif IE_W="010000" then AW<="1000";
    elsif IE_W="010001" then AW<="1001";
    elsif IE_W="010010" then AW<="1001";
    elsif IE_W="010011" then AW<="1010";
    elsif IE_W="010100" then AW<="1010";
    elsif IE_W="010101" then AW<="1011";
    elsif IE_W="010110" then AW<="1011";
    elsif IE_W="010111" then AW<="1100";
    elsif IE_W="011000" then AW<="1100";
    elsif IE_W="011001" then AW<="1101";
    elsif IE_W="011010" then AW<="1110";
    elsif IE_W="011011" then AW<="1110";
    else AW<="1111";
    end if;

clsif ITER=8 then                                     -- alfa = 0.525
    if IE_W="000000" then AW<="0000";
    elsif IE_W="000001" then AW<="0001";
    elsif IE_W="000010" then AW<="0001";
    elsif IE_W="000011" then AW<="0010";
    elsif IE_W="000100" then AW<="0010";
    elsif IE_W="000101" then AW<="0011";
    elsif IE_W="000110" then AW<="0011";
    elsif IE_W="000111" then AW<="0100";
    elsif IE_W="001000" then AW<="0100";
    elsif IE_W="001001" then AW<="0101";
    elsif IE_W="001010" then AW<="0101";
    elsif IE_W="001011" then AW<="0110";
    elsif IE_W="001100" then AW<="0110";
    elsif IE_W="001101" then AW<="0111";
    elsif IE_W="001110" then AW<="0111";

```

Anexos: Programación en VHDL del decodificador elemental

```
clsif IE_W="001111" then AW<="1000";
clsif IE_W="010000" then AW<="1000";
clsif IE_W="010001" then AW<="1001";
clsif IE_W="010010" then AW<="1001";
clsif IE_W="010011" then AW<="1010";
clsif IE_W="010100" then AW<="1011";
clsif IE_W="010101" then AW<="1011";
clsif IE_W="010110" then AW<="1100";
clsif IE_W="010111" then AW<="1100";
clsif IE_W="011000" then AW<="1101";
clsif IE_W="011001" then AW<="1101";
clsif IE_W="011010" then AW<="1110";
clsif IE_W="011011" then AW<="1110";
else AW<="1111";
end if;

clsif ITER=9 then                                -- alfa = 0.575
  if IE_W="000000" then AW<="0000";
  clsif IE_W="000001" then AW<="0001";
  clsif IE_W="000010" then AW<="0001";
  clsif IE_W="000011" then AW<="0010";
  clsif IE_W="000100" then AW<="0010";
  clsif IE_W="000101" then AW<="0011";
  clsif IE_W="000110" then AW<="0011";
  clsif IE_W="000111" then AW<="0100";
  clsif IE_W="001000" then AW<="0101";
  clsif IE_W="001001" then AW<="0101";
  clsif IE_W="001010" then AW<="0110";
  clsif IE_W="001011" then AW<="0110";
  clsif IE_W="001100" then AW<="0111";
  clsif IE_W="001101" then AW<="0111";
  clsif IE_W="001110" then AW<="1000";
  clsif IE_W="001111" then AW<="1001";
  clsif IE_W="010000" then AW<="1001";
  clsif IE_W="010001" then AW<="1010";
  clsif IE_W="010010" then AW<="1010";
  clsif IE_W="010011" then AW<="1011";
  clsif IE_W="010100" then AW<="1100";
  clsif IE_W="010101" then AW<="1100";
  clsif IE_W="010110" then AW<="1101";
  clsif IE_W="010111" then AW<="1101";
  clsif IE_W="011000" then AW<="1110";
  clsif IE_W="011001" then AW<="1110";
  else AW<="1111";
end if;

clsif ITER=10 then                               -- alfa = 0.65
  if IE_W="000000" then AW<="0000";
  clsif IE_W="000001" then AW<="0001";
  clsif IE_W="000010" then AW<="0001";
  clsif IE_W="000011" then AW<="0010";
  clsif IE_W="000100" then AW<="0011";
  clsif IE_W="000101" then AW<="0011";
  clsif IE_W="000110" then AW<="0100";
  clsif IE_W="000111" then AW<="0101";
  clsif IE_W="001000" then AW<="0101";
  clsif IE_W="001001" then AW<="0110";
  clsif IE_W="001010" then AW<="0111";
  clsif IE_W="001011" then AW<="0111";
  clsif IE_W="001100" then AW<="1000";
  clsif IE_W="001101" then AW<="1000";
  clsif IE_W="001110" then AW<="1001";
  clsif IE_W="001111" then AW<="1010";
  clsif IE_W="010000" then AW<="1010";
  clsif IE_W="010001" then AW<="1011";
```

```

        elsif IE_W="010010" then AW<="1100";
        elsif IE_W="010011" then AW<="1100";
        elsif IE_W="010100" then AW<="1101";
        elsif IE_W="010101" then AW<="1110";
        elsif IE_W="010110" then AW<="1110";
        else AW<="1111";
        end if;

        elsif ITER=11 then                                -- alfa = 0.7
            if IE_W="000000" then AW<="0000";
            elsif IE_W="000001" then AW<="0001";
            elsif IE_W="000010" then AW<="0001";
            elsif IE_W="000011" then AW<="0010";
            elsif IE_W="000100" then AW<="0011";
            elsif IE_W="000101" then AW<="0100";
            elsif IE_W="000110" then AW<="0100";
            elsif IE_W="000111" then AW<="0101";
            elsif IE_W="001000" then AW<="0110";
            elsif IE_W="001001" then AW<="0110";
            elsif IE_W="001010" then AW<="0111";
            elsif IE_W="001011" then AW<="1000";
            elsif IE_W="001100" then AW<="1000";
            elsif IE_W="001101" then AW<="1001";
            elsif IE_W="001110" then AW<="1010";
            elsif IE_W="001111" then AW<="1011";
            elsif IE_W="010000" then AW<="1011";
            elsif IE_W="010001" then AW<="1100";
            elsif IE_W="010010" then AW<="1101";
            elsif IE_W="010011" then AW<="1101";
            elsif IE_W="010100" then AW<="1110";
            else AW<="1111";
            end if;

        elsif ITER=12 then                                -- alfa = 0.8
            if IE_W="000000" then AW<="0000";
            elsif IE_W="000001" then AW<="0001";
            elsif IE_W="000010" then AW<="0010";
            elsif IE_W="000011" then AW<="0010";
            elsif IE_W="000100" then AW<="0011";
            elsif IE_W="000101" then AW<="0100";
            elsif IE_W="000110" then AW<="0101";
            elsif IE_W="000111" then AW<="0110";
            elsif IE_W="001000" then AW<="0110";
            elsif IE_W="001001" then AW<="0111";
            elsif IE_W="001010" then AW<="1000";
            elsif IE_W="001011" then AW<="1001";
            elsif IE_W="001100" then AW<="1010";
            elsif IE_W="001101" then AW<="1010";
            elsif IE_W="001110" then AW<="1011";
            elsif IE_W="001111" then AW<="1100";
            elsif IE_W="010000" then AW<="1101";
            elsif IE_W="010001" then AW<="1110";
            elsif IE_W="010010" then AW<="1110";
            else AW<="1111";
            end if;

        elsif ITER=13 then                                -- alfa = 0.9
            if IE_W="000000" then AW<="0000";
            elsif IE_W="000001" then AW<="0001";
            elsif IE_W="000010" then AW<="0010";
            elsif IE_W="000011" then AW<="0011";
            elsif IE_W="000100" then AW<="0100";
            elsif IE_W="000101" then AW<="0101";
            elsif IE_W="000110" then AW<="0101";
            elsif IE_W="000111" then AW<="0110";
            elsif IE_W="001000" then AW<="0111";
            elsif IE_W="001001" then AW<="1000";

```

```

        elsif IE_W="001010" then AW<="1001";
        elsif IE_W="001011" then AW<="1010";
        elsif IE_W="001100" then AW<="1011";
        elsif IE_W="001101" then AW<="1100";
        elsif IE_W="001110" then AW<="1101";
        elsif IE_W="001111" then AW<="1110";
        elsif IE_W="010000" then AW<="1110";
        else AW<="1111";
        end if;

        elsif -- ITER=0 or ITER=14 or ITER=15 then
            IE_W="000000" then AW<="0000";                                -- alfa = 1
            elsif IE_W="000001" then AW<="0001";
            elsif IE_W="000010" then AW<="0010";
            elsif IE_W="000011" then AW<="0011";
            elsif IE_W="000100" then AW<="0100";
            elsif IE_W="000101" then AW<="0101";
            elsif IE_W="000110" then AW<="0110";
            elsif IE_W="000111" then AW<="0111";
            elsif IE_W="001000" then AW<="1000";
            elsif IE_W="001001" then AW<="1001";
            elsif IE_W="001010" then AW<="1010";
            elsif IE_W="001011" then AW<="1011";
            elsif IE_W="001100" then AW<="1100";
            elsif IE_W="001101" then AW<="1101";
            elsif IE_W="001110" then AW<="1110";
            else AW<="1111";
            end if;

        end process;

-----  

-- NUEVO VALOR DE R --
-----  

process (CLK, RESET, AW, SIGNO_W, Ro_FIA)

    variable VSUMAWR: STD_LOGIC_VECTOR (4 downto 0);
    variable VV: STD_LOGIC;
    variable VWMENOSR: STD_LOGIC_VECTOR (3 downto 0);
    variable VRMENOSW: STD_LOGIC_VECTOR (3 downto 0);

begin
    LL<="00000";
    VV:= SIGNO_W XOR Ro_FIA(4);
    VSUMAWR:=(LL+AW+Ro_FIA(3 downto 0));
    VWMENOSR:=(AW-Ro_FIA(3 downto 0));
    VRMENOSW:=(Ro_FIA(3 downto 0)-AW);
    if RESET='1' then
        RPP<="00000";
        LL<="00000";
        V<='0';
        K<="00000";
        VSUMAWR:="00000";
        VWMENOSR:="0000";
        VRMENOSW:="0000";
    else
        if VV='0' then
            --Adicion
            K<=(LL+AW+Ro_FIA(3 downto 0));
            signo<= SIGNO_W;
            if VSUMAWR<15 or VSUMAWR=15 then
                if VSUMAWR="00000" then
                    RPP(3 downto 0)<= "0000";
                    RPP(4)<='1';
                else
                    RPP(3 downto 0)<=VSUMAWR(3 downto 0);
                end if;
            end if;
        end if;
    end if;
end process;

```

```

        RPP(4)<=SIGNO_W;
      end if;
    else
      RPP(3 downto 0)<="1111";
      RPP(4)<=SIGNO_W;
    end if;

  elsif AW>Ro_FIA(3 downto 0)then
    -- Sustraccion
    VWMENOSR(3 downto 0):=AW-Ro_FIA(3 downto 0);
    signo<=SIGNO_W;
    if VWMENOSR<15 or VWMENOSR=15 then
      if VWMENOSR="00000" then
        RPP(3 downto 0)<= "0000";
        RPP(4)<='1';
      else
        RPP(3 downto 0)<=VWMENOSR(3 downto 0);
        RPP(4)<=SIGNO_W;
      end if;
    else
      RPP(3 downto 0)<="1111";
      RPP(4)<=SIGNO_W;
    end if;
  else
    VRMENOSW:=Ro_FIA(3 downto 0)-AW;
    signo<=Ro_FIA(4);
    if VRMENOSW<15 or VRMENOSW=15 then
      if VRMENOSW="00000" then
        RPP(3 downto 0)<="0000";
        RPP(4)<='1';
      else
        RPP(3 downto 0)<=VRMENOSW(3 downto 0);
        RPP(4)<=SIGNO_W;
      end if;
    else
      RPP(3 downto 0)<="1111";
      RPP(4)<=SIGNO_W;
    end if;
  end if;
end if;
end process;

END decodificador_arch;
```

Referencias

- *Turbo Decoding of product codes for Gigabit per second applications and beyond*, J. Cuevas, P. Adde, S.Kerouedan, GET – ENST Bretagne, France.
- *Turbo Décodeur de code produit BCH (32, 26, 4) x BCH (32, 26, 4) 7,5 itérations – 1 Décodeur Elémentaire*, P. Adde, S.Kerouedan, año 2000.
- *Communicating Systems Engineering* by John G. Proakis and Masoud Salehi, Prentice Hall PTR
- Schlegel, Christian B. *Trellis and turbo coding*. Piscataway, NJ, 2004, 386 pp.
- Lee, Charles. *Error-control block codes for communications engineers*. Artech House, Boston, 2000. 243 pp.
- <http://people.myoffice.net.au/~abarbulescu/TOC.pdf#search='what%20a%20wonderful%20%20communications'>
- http://www-math.mit.edu/18.310/polynomial_hamming_codes.html
- Trevilla Cantero, Rafael y otros. *Multimedia Turbo-Codec Simulation Enviroment (MTC.SE)*. Instituto Tecnológico y de Estudios Superiores de Monterrey, Campus Ciudad de México. Noviembre 2004